数字电子技术基础试卷_(4)
数字电子技术基础试卷(本科)及参考答案
试卷四及其参考答案
试卷四
一、选择,填空题(16分)
1.卡诺图如图 1-1所示,电路描述的逻辑表达式 F = 。
A.
B.
C.BC+AD+BD
D.
图 1-1
2.在下列逻辑部件中,不属于组合逻辑部件的是 。
A.译码器 B.编码器
C.全加器 D.寄存器
3.八路数据选择器,其地址输入端(选择控制端)有 个。
A.8个 B.2个
C.3个 D.4个 ...
数字电子技术基础试卷(本科)及参考
试卷四及其参考答案
试卷四
一、选择,填空题(16分)
1.卡诺图如图 1-1所示,电路描述的逻辑
达式 F = 。
A.
B.
C.BC+AD+BD
D.
图 1-1
2.在下列逻辑部件中,不属于组合逻辑部件的是 。
A.译码器 B.编码器
C.全加器 D.寄存器
3.八路数据选择器,其地址输入端(选择控制端)有 个。
A.8个 B.2个
C.3个 D.4个
4.为将 D触发器转换为 T触发器,图 9.4.2所示电路的虚线框内应是 。
A.或非门 B.与非门
C.异或门 D.同或门
图 1-2
5.一位十进制计数器至少需要 个触发器。
A.3 B.4 C.5 D.10
6.有一 A/D转换器,其输入和输出有理想的线性关系。当分别输入 0V和 5V
电压时,输出的数字量为 00H和 FFH,可求得当输入 2V电压时,电路输出的数
字量为
A.80H B.67H C.66H D. 5FH
DCDADB ++
CACBBA ++
AB CD AB+ +
0 0 1 0
1 1 1 1
× 0 1 ×
1 1 1 1
D
A
B
C F
D T
CP
Q
7.容量是 512K×8的存储器共有
A.512根地址线,8根数据线 B.19根地址线,8根数据线
C.17根地址线,8根数据线 D.8根地址线,19根数据线。
8.在双积分A/D转换器中,输入电压在取样时间T1内的平均值VI与参考电压VREF
A.|V
应满足的条件是________。
I|≥|VREF| B.|VI|≤|VREF| C.|VI|=|VREF
| D.无任何要求
二、(12分)电路及其输入信号 A.B.C的波形分别如图 2所示。试画出各的输出
波形。(设触发器初态为 0)
图 2
三、(12分)由可编程逻辑阵列构成的组合逻辑电路如图 3所示。
1.写出L1、L2
2.列出输入输出的真值表;
的逻辑
表达式;
3.说明电路的逻辑功能。
图 3
四、(12分) 某组合逻辑电路的输入、输出信号的波形如图 4所示。
1.写出电路的逻辑函数表达式;
2.用卡诺图化简逻辑函数;
3.用 8选 1数据选择器 74HC151实现该逻辑函数。
A
B L1
A 1
C EN
1 B
C EN
L2
=
&
C
=1
A
B
&
C &
R
+VCC
L3
1J
1K
C1
Q
B
A
1
A
B
C
A
B
C
L1
L2
(MSB)
(LSB)
图 4
五、(16分)分析如图 5 a所示时序逻辑电路。(设触发器的初态均为 0)
1.写出驱动方程、输出方程;
2.列出状态表;
3.对应图b所示输入波形,画出Q0、Q1
及输出Z的波形。
(a) (b)
图 5
六、(16分)试用负边沿 D触发器设计一同步时序逻辑电路,其状态图如图 6所
示。
1.列出状态表;
2.写出激励方程和输出方程;
3.画出逻辑电路。
图 6
七、(16分)波形产生电路如图 7所示。
1.试问 555 定时器组成的是什么功能电路?计算vo1
2.试问 74LVC161组成的是什么功能电路?列出其状态表;
输出信号的周期和占空
比;
3.画出输出电压vo
输出
A
B
C
D
Z
输入
(MSB)
(LSB)
的波形,并标出波形图上各点的电压值。
> >
&
&
C1
1J
1K
&
&
C1
1J
1K
FF0 FF1
Q0
Q0
Q1
Q1
Z
≥1 &
1
X
CP
CP
X
00 01
11 10
0/1
1/1
1/1
0/1
0/1
1/0
1/1
0/1
X/Z
Q1Q0
4.计算vo
周期。
图 7
VREF VDD RF
IOUT1
IOUT2
D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 GND
-
+
vo
+10V
AD7533
−8V
+5V
CET Q3 Q2 Q1 Q0 TC
CEP
CP PE
D3 D2 D1 D0 CR
74LVC161
1
1
1
1 0 0 1
10kΩ
68kΩ
0.01μF
C
7
6
2
1
3
5
8 4 vO1
0.01µF
R2 555
R1
试卷四参考答案
一、1.D 2.D 3.C 4.D 5.B 6.C 7.B 8.B
二、分析电路可画出各逻辑电路的输出波形如图 A2所示。
图 A2
三、
1.
L
2
2.电路的真值表如表 A3所示。
=AB+BC+AC
表 A3
A B C L1 L2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
3.为 1位全加器。A、B分别为加数和被加数,C为低位进位信号。L1为本位和,
L3
为向高位的进位。
四、1.
2.用卡诺图化简得
3.
逻辑图如图 A4所示。
A
B
C
L1
L2
Q
L3
CAAABCCBACBACBAL ⊕⊕=+++=1
ADCBABDCABDCACBDABCDABCDZ +++++=
Z CB CBA= +
)6,4,5()( ∑= mABCZ 、、
图 A4
五、
1.驱动方程: ,
输出方程:
2.状态表如表 A5所示。
表 A5
X=0 X=1
0 0 0 0 / 0 0 1 / 0
0 1 1 1 / 0 0 1 / 0
1 0 0 0 / 0 1 0 / 1
1 1 1 1 / 1 1 0 / 1
3.Q0、Q1
及Z的波形如图A5所示。
图 A5
六、
1.状态表如表 A6所示。
表 A6
X=0 X=1
0 0 0 0 / 1 0 1 / 1
0 1 1 0 / 1 1 1 / 1
1 0 0 0 / 1 0 1 / 0
1 1 1 0 / 1 1 1 / 1
2.激励方程
输出方程
3.逻辑图略
七、
0
1
Z
74HC151
D0 D1 D2 D3 D4 D5 D6 D7
E
S2
S1
S0
Y
A
C
B
0
XQKXQJ nn 1010 == XQKXQJ
nn
0101 ==
nnn QQXQZ 101 +=
nnQQ 01
ZQQ nn /10
1
1
++
nnQQ 01
ZQQ nn /10
1
1
++
1 0 0
nD Q D X= =
01
n nZ Q Q X= + +
1.555定时器组成多谐振荡器
υO1的周期为:T=0.7
占空比为:
2.74LVC161组成四进制计数器,其状态表入如表 A7所示。
表 A7
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
1 1 0 1
1 1 1 0
1 1 1 1
1 1 0 0
3.υO1、υO
的波形如图A7所示。
图 A7
4.υO的周期T=4T1
=4ms。
ms1)2( 21 ≈+ RR
%53
2 21
21 =
+
+
=
RR
RRq
nnnn QQQQ 0123
1
0
1
1
1
2
1
3
++++ nnnn QQQQ
数字电子技术基础试卷(本科)及参考答案
试卷四及其参考答案
试卷四
图3
四、(12分) 某组合逻辑电路的输入、输出信号的波形如图4所示。
1.写出电路的逻辑函数表达式;
2.用卡诺图化简逻辑函数;
3.用8选1数据选择器74HC151实现该逻辑函数。
图5
试卷四参考答案
本文档为【数字电子技术基础试卷_(4)】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑,
图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。