逻辑分析仪

www.tektronix.com.cn/logic_analyzers 1 深入了解逻辑分析仪 www.tektronix.com 5 深入了解逻辑分析仪 入门手册 2 www.tektronix.com.cn/logic_analyzers 入门手册 引言⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3-4 起源⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3 数字示波器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3 逻辑分析仪⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯4 逻辑分析仪操作⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯5-13 连接被测系统⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯5 探头⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯5 设置逻辑分析仪⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯7 设置时钟模式⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯7 设置触发⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯7 采集状态和定时数据⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯8 同时采集状态数据和定时数据⋯⋯⋯⋯⋯⋯⋯8 实时采集存储器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯9 模拟数字集成调试工具⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯11 分析和显示结果⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯12 波形显示⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯12 列显示⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯12 自动测量⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯13 性能术语和考虑因素⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯14-15 定时采集速率⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯14 状态采集速率⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯14 MagniVu采集速率⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯14 长度⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯14 通道数量和模块化⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15 触发⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15 探测⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15 逻辑分析仪测量实例⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯16-20 进行通用定时测量⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯16 检测和显示间歇性毛刺⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯17 捕获建立时间或保持时间违规⋯⋯⋯⋯⋯⋯⋯⋯18 应用跳变存储器，最大限度地 提高可用的记录长度⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯19 逻辑分析仪应用实例⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯20-26 FPGA⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯20 存储器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯23 信号完整性⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯23 串行数据⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯24 小结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯26 术语表⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯27-30 目录 www.tektronix.com.cn/logic_analyzers 3 深入了解逻辑分析仪 引言 与许多电子测试和测量工具一样，逻辑分析仪是一种针 对特定类型问的解决。它是一种通用工具，可以 帮助您调试数字硬件、检验设计和调试嵌入式软件。对 设计数字电路的工程师来说，逻辑分析仪是一种不可或 缺的工具。 逻辑分析仪用于涉及大量信号或挑战性触发要求 的数字测量。 我们将首先考察数字示波器及逻辑分析仪的演进。然 后，我们将介绍基本逻辑分析仪的构成要素。在有了这 些基础知识后，我们将介绍逻辑分析仪有哪些重要功 能，及其为什么在为特定应用选择适当工具时发挥重要 作用。 起源 逻辑分析仪几乎是与最早上市的商用微处理器同时演进 的。基于这些新器件设计系统的工程师们很快发现，调 试微处理器设计要求的输入数量超出了示波器能够提供 的数量。 逻辑分析仪拥有多个输入，解决了这个问题。这些仪器 的采集速率和通道数量稳步提高，以跟上数字技术的快 速发展步伐。逻辑分析仪是数字系统开发的关键工具。 示波器和逻辑分析仪之间有许多类似之处和差异。为更 好地了解这两种仪器怎样满足各自的应用需求，有必要 比较一下它们的功能。 图 1. 示波器详细揭示信号幅度、上升时间及其它模拟特点。 数字示波器 数字示波器是查看通用信号的基本工具。其高采样率和 带宽，使其能够捕获一个时间跨度中的许多数据点，可 以测量信号跳变(边沿)、瞬态事件及小的时间增量。 示波器当然也能象逻辑分析仪一样查看数字信号，但大 多数示波器用户主要考察模拟指标，如上升时间和下降 时间、峰值幅度及边沿间的时间。 看一下图 1 中的波形，可以看出示波器的优势。尽管这 个波形是从数字电路中获得的，但它揭示了信号的模拟 特点，所有这些特点都影响信号执行功能的能力。这里， 示波器捕获了详细的信息，揭示了振铃、过冲、上升沿 滚降及定期出现的其它异常事件。 4 www.tektronix.com.cn/logic_analyzers 入门手册 什么时候应该使用示波器？ 如果需要一次测量许多信号的“模拟”特点，那么数 字示波器是最高效的解决方案。在您需要了解特定的 信号幅度、功率、电流或相位值或上升时间等边沿指 标时，应选择使用示波器。 在下述情况下使用数字示波器： 在检验模拟器件和数字器件期间，检定信号完整性 (如上升时间、过冲和振铃) 一次在最多四个信号上检定信号稳定性(如抖动和 抖动频谱) 测量信号边沿和电压，评估定时余量，如建立时间/ 保持时间、传播延迟 检测瞬态问题，如毛刺、欠幅脉冲、亚稳定跳变 一次在多个信号上测量幅度和定时参数 什么时候应该使用逻辑分析仪？ 逻辑分析仪特别适合检验和调试数字设计。逻辑分 析仪检验数字电路正常工作，帮助您调试出现的问 题。逻辑分析仪一次捕获和显示多个信号，分析信号 之间的定时关系。为调试难检的间歇性问题，某些逻 辑分析仪可以检测毛刺及建立时间和保持时间违规。 在软件/硬件集成过程中，逻辑分析仪追踪嵌入式软 件的执行情况，分析程序的执行效率。某些逻辑分析 仪把源代码与设计中的特定硬件活动关联起来。 在下述情况下使用逻辑分析仪： 调试和检验数字系统操作 同时追踪和关联多个数字信号 检测和分析总线上的定时违规和瞬态事件 追踪嵌入式软件执行情况 借助示波器的内置工具，如光标和自动测量，可以简便 地追踪可能影响设计的信号完整性问题。此外，定时测 量如传播延迟和建立时间和保持时间都首选使用示波 器。当然，有许多纯模拟信号，麦克风或数模转换器输 出，必须使用记录模拟细节的仪器查看这些信号。 示波器一般有最多四条输入通道。在您需要同时测量 五个数字信号，或需要测量采用32位数据总线和64位 地址总线的数字系统时，会发生什么情况呢？这就需 要一种拥有多得多输入的工具－逻辑分析仪。 逻辑分析仪 逻辑分析仪拥有与示波器不同的功能。这两种仪器之间 最明显的差异是通道(输入)数量。普通数字示波器拥有 最多四个信号输入。逻辑分析仪一般拥有34-136条通 道。每条通道输入一个数字信号。某些复杂的系统设计 要求几千条输入通道。也可以使用近似规模的逻辑分析 仪完成这些任务。 www.tektronix.com.cn/logic_analyzers 5 深入了解逻辑分析仪 图 2. A 逻辑分析仪确定相对于门限电压电平的逻辑值。 逻辑“1” 逻辑“0” 逻辑分析仪测量和分析信号的方式不同于示波器。逻辑 分析仪不测量模拟细节，而是检测逻辑门限电平。在把 逻辑分析仪连接到数字电路上时，您只关注信号的逻辑 状态。逻辑分析仪只查找两种逻辑电平，如图 2 所示。 在输入高于门限电压(V)时，电平称为“高”或“1”；相 反，当电平低于 Vth 时，则称为“低”或“0”。在逻辑 分析仪对输入采样时，它根据相对于电压门限的信号电 平，来存储“1”或“0”。 逻辑分析仪的波形定时显示与产品技术资料或仿真器生 成的定时图类似。所有信号都实现时间相关，因此可以 查看建立时间和保持时间、脉宽、外来数据或丢失数 据。除通道数量高外，逻辑分析仪提供了支持数字设计 检验和调试的重要功能，包括： 完善的触发功能，允许指定逻辑分析仪在什么条件下 采集数据 高密度探头和适配器，简化与被测系统(SUT)的连接 分析功能，把捕获的数据转换成处理器指令，把其与 源代码关联起来 逻辑分析仪操作 逻辑分析仪连接、采集和分析数字信号。使用逻辑 分析仪分成四步，如图 3 所示。 1 连接 2 设置 3 采集 4 分析 连接 设置 采集 分析 图 3. 简化的逻辑分析仪操作。 第 1 步 第 2 步 第 3 步 第 4 步 连接被测系统 探头 逻辑分析仪一次可以捕获大量的信号，这是其较示波器 的主要优势。采集探头连接到SUT上。探头在内部比较 器上，把输入电压与门限电压(Vth)进行比较，作出与信 号逻辑状态(1或0)有关的决策。门限值由用户设置，范 围为 TTL 电平到 CMOS、ECL 和用户自定义。 6 www.tektronix.com.cn/logic_analyzers 入门手册 观察到的上升时间 (使用大的电容负载) 图 4. 通用探头。 图 5. 高密度多通道逻辑分析仪探头。 图 6. D-MaxTM 无连接器分析仪探头。 图7. 逻辑分析仪探头阻抗可能会影响信号上升时间和测量定 时关系。 实际 上升时间 逻辑分析仪探头分成许多物理形式： 通用探头，带有“飞线束”，用于点到点调试，如图4。 高密度多通道探头，在电路板上要求专用连接器，如 图5。探头能够采集高质量信号，对SUT的影响最小。 使用无连接器探头的高密度压缩探头的连接方式如图 6所示。这种探头建议用于要求更高信号密度或无连 接器探头连接机制的应用，以迅速可靠地连接被测 系统。 逻辑分析仪探头阻抗(电容、电阻和电感)成为被测电路 上整体负载的一部分。所有探头都表现出负载特点。逻 辑分析仪探头给 SUT 引入的负载应达到最小，并为逻 辑分析仪提供准确的信号。 探头电容一般会“滚降”信号跳变边沿，如图 7 所示。 这种滚降会降慢边沿跳变，下降的时间用“t∆”表示， 如图 7 所示。为什么电容这么重要呢？因为边沿越慢， 越过电路逻辑门限的时间越晚，进而会在 SUT 中引入 定时误差。随着时钟速率提高，这个问题会变得更加严 重。 在高速系统中，探头电容过高可能会使SUT不能运行！ 应一直选择总电容最低的探头。还应指出的是，探头夹 和引线束会提高其连接的电路上的电容负载。应尽可能 使用正确补偿的适配器。 www.tektronix.com.cn/logic_analyzers 7 深入了解逻辑分析仪 设置逻辑分析仪 设置时钟模式 时钟模式选择 逻辑分析仪是为从多引脚器件和总线中捕获数据设计 的。“捕获速率”指输入采样的频次，其功能与示波器 中的时基相同。注意在描述逻辑分析仪操作时，“采 样”、“采集”和“捕获”通常会互换使用。 数据采集或时钟模式分成两类： 定时采集模式捕获信号定时信息。在这种模式下，使用 逻辑分析仪内部时钟对数据采样。数据采样速度越快， 测量分辨率越高。目标设备和逻辑分析仪采集的数据之 间没有固定的定时关系。这种采集模式主要用于 SUT 信号之间定时关系至关重要的情况。 状态采集模式用来采集SUT的“状态”。来自SUT的信 号定义采样点(采集数据的时间和频次)。为采集输入时 钟使用的信号可以是系统时钟、总线上的控制信号或导 致SUT改变状态的信号。它在活动边沿上采样数据，在 逻辑信号稳定时表示 SUT 的情况。逻辑分析仪在且只 在选择的信号有效时采样。这里不关心时钟事件之间发 生的情况。 怎样确定使用哪类采集呢？这要看您怎样查看数据。如 果您想捕获一长串定时细节记录，那么应使用定时采集 或内部(或异步)时钟。 您也可能想在SUT看到时采集数据。在这种情况下，应 选择状态(同步)采集。在状态采集中，将在列表窗口中 顺序显示 SUT 的每个连续状态。状态采集使用的外部 时钟信号可以是任何相关信号。 时钟模式设置技巧 在设置逻辑分析仪采集数据时，可以遵循一些通用 的指导准则： 1. 定时(异步)采集: 采样时钟速率在确定采集分辨率 中发挥着重要作用。任何测量的定时精度总是一 个采样间隔加上制造商指定的其它误差。例如， 在采样时钟速率是2 ns时，新的数据样点会每隔 2 ns 存储到采集存储器中。直到下一个采样时钟 时，才会捕获该采样时钟后变化的数据。由于不 知道这2 ns中数据变化的确切时间，因此净分辨 率是 2 ns。 2. 状态(同步)采集: 在采集状态信息时，与任何同步 设备一样，逻辑分析仪必须在采样时钟前和采样 时钟后，在输入上存在稳定的数据，以保证捕获 正确的数据。 设置触发 触发是逻辑分析仪区别于示波器的另一种功能。示波器 有触发功能，但其对二进制条件的反应能力相对有限。 相比之下，逻辑分析仪可以评估各种逻辑(布尔)条件，确 定逻辑分析仪什么时候触发。触发的目的是选择逻辑分 析仪捕获哪些数据。逻辑分析仪可以追踪 SUT 逻辑状 态，在 SUT 中发生用户自定义事件时触发。 在讨论逻辑分析仪时，必需了解“事件”一词。它有多 层意思：它可以是一条信号线路上的简单跳变，可以是 故意跳变或无意跳变。如果您正在查找毛刺，那么这是 感兴趣的“事件”。事件可以是特定信号(如 Increment 或 Enable)变得有效的时间。事件还可以是整个总线中 多个信号跳变组合导致的指定逻辑条件。但要注意，在 所有情况下，事件都是信号从一个周期变到下个周期时 出现的某种东西。 8 www.tektronix.com.cn/logic_analyzers 入门手册 图8. 重复探测要求每个测试点上有两个探头，降低了测量质 量。 图9. 同步探测通过同一只探头提供状态采集和定时采集，实 现了更简单、更干净的测量环境。 重复探头产生混淆 状态探头 定时探头 单个探头非常简单 定时/状态探头 可以使用许多条件，触发逻辑分析仪。 例如，逻辑分析仪可以识别总线或计数器输出上的特定 二进制值。其它触发选择包括： 字: 用二进制、十六进制等定义的特定逻辑码型 范围: 在低值和高值之间发生的多个事件 计数器: 计数器追踪的用户编程的事件数量 信号: 外部信号，如系统复位 毛刺: 采集之间发生的脉冲 定时器: 定时器追踪的两个事件之间的时间或单个事 件的时间周期 模拟: 使用示波器触发模拟特点，交叉触发逻辑分析 仪 在提供所有这些触发条件时，可以使用广义的状态问题 搜索，然后用日益明确的触发条件提炼搜索，追踪系统 错误。 采集状态和定时数据 同时采集状态数据和定时数据 在硬件和软件调试(系统集成)过程中，最好拥有相关的 状态和定时信息。 问题开始时可能会被检测为总线上的无效状态。这可能 是由建立时间和保持时间违规等问题引起的。如果逻辑 分析仪不能同时捕获定时数据和状态数据，那么隔离问 题将变得很难，而且会耗费很长时间。 某些逻辑分析仪要求连接一只单独的定时探头，来采集 定时信息，并使用单独的采集硬件。这些仪器要求一次 在SUT上连接两只探头，如图8所示。一只探头把SUT 连接到定时模块上，第二只探头把相同的测试点连接到 状态模块上。这称为“双重探测”。这种配置可能会损 害信号的阻抗环境。一次使用两只探头会加重信号负 担，劣化 SUT 的上升时间和下降时间、幅度和噪声性 能。注意图8是只显示了部分代表性的连接的简化示意 图。在实际测量中，可能会连接四条、八条或更多的多 导线电缆。 www.tektronix.com.cn/logic_analyzers 9 深入了解逻辑分析仪 最好通过同一只探头同时采集定时数据和状态数据，如 图9所示。一条连接、一个设置和一个采集同时提供定 时和状态数据，可以简化到探头的机械连接，减少问 题。 在同时采集定时和状态时，逻辑分析仪会捕获同时支持 定时分析和状态分析所需的全部信息，而不需要第二 步，进而会减少重复探测时可能发生的出错机会和机械 损坏。一只探头对电路的影响较低，保证了更准确的测 量及对电路操作影响更小。 定时分辨率越高，在设计中可以看到和触发的细 节越多，找到问题的机会也就越大。 实时采集存储器 逻辑分析仪存在着探测系统、触发系统和时钟系统，为 实时采集存储器提供数据。这个存储器是仪器的核心， 其是从 SUT 中采样的所有数据的目的地，也是所有仪 器分析和显示的源头。 逻辑分析仪拥有能够以仪器采样率存储数据的存储器。 这个存储器可以视为一个拥有通道宽度和存储深度的矩 阵，如图 10 所示。 仪器会累积所有信号活动的记录，直到触发事件或用户 告诉仪器停止采集。其结果即采集，从本质上看，这是 一个多通道波形画面，允许您以非常高的定时精度查看 已经采集的所有信号的交互情况。 通道数量和存储深度是选择逻辑分析仪的关键因素。下 面的部分技巧可以帮助您确定通道数量和存储深度： 图10. 逻辑分析仪在深存储器中存储采集数据，每个数字输入 都有一条全长通道提供支持。 存储深度 输入 输入 通 道 数 量 您需要捕获和分析多少信号？ 逻辑分析仪的通道数量与您想要捕获信号数量直接相 关。数字系统总线分成各种宽度，在监测整个总线的 同时，通常需要探测其它信号(时钟、使能、等等)。一 定要考虑需要同时采集的所有总线和信号。 您需要采集多长“时间”？ 这决定着逻辑分析仪的存储深度要求，对定时采集尤 为重要。在存储容量一定时，采集总时间随着采样率 提高而下降。例如，在采样率为1 ms 时，1M 存储器 中存储的数据时间跨度是1秒。而在采集时钟周期为 10 ns 时，同样 1M 存储器的时间跨度仅 10 ms。 10 www.tektronix.com.cn/logic_analyzers 入门手册 采集的样点(时间)越多，捕获错误及导致错误的问题的 机会越大(参见下面的解释)。 逻辑分析仪对数据连续采样，填充实时采集存储器，根 据先进先出原则丢弃溢出的数据，如图11所示。因此， 一直有实时数据流经存储器。在触发事件发生时，“暂 停”流程会开始，在存储器中保留数据。 触发在存储器中的位置非常灵活，允许捕获和考察触发 事件前、触发事件后和触发事件周围发生的事件。这是 一种重要的调试功能。如果触发特征(通常是某类错 误)，您可以设置逻辑分析仪，存储触发前的数据(触发 前数据)，捕获导致特征的问题。您还可以设置逻辑分 析仪，存储触发后特定数量的数据(触发后数据)，查看 错误可能会产生哪些后果。还有其它触发位置组合，如 图 12 和图 13 所示。 在设置探测、时钟和触发后，逻辑分析仪准备运行。其 结果是装满数据的实时采集存储器，可以使用这些数 据，通过多种不同方式分析 SUT 中的行为。 逻辑分析仪的主采集存储器存储完善的长信号活动记 录。当前某些逻辑分析仪可以以几千兆赫的速率，捕获 几百条通道中的数据，在长记录长度中累积结果。这为 概括了解长期总线活动提供了理想的解决方案。 显示的每个信号跳变被理解为发生在活动时钟速率确定 的采样间隔内的某个地方。捕获的边沿可能发生在前一 次采样后几皮秒内，或后一次采样前几皮秒内，或之间 的任何地方。因此，采样间隔决定着仪器的分辨率。不 断演进的高速计算总线和通信设备正在推动着对逻辑分 析仪中更好的定时分辨率的需求。 泰克MagniVuTM采集技术是TLA系列中的标配功能，可 以解决这个挑战。MagniVu 采集技术依赖高速缓冲存 储器，在触发点周围以更高的间隔捕获信息。这里，在 存储器填充时，新的样点会不断替代最老的样点。每条 通道都有自己的 MagniVu 缓冲存储器。MagniVu 采集 技术保持跳变和事件动态的高分辨率记录，而使用主存 储器采集底层的分辨率可能是看不到这些跳变和事件 的。 图 11. 逻辑分析仪根据先进先出的原则捕获和丢弃数据，直 到发生触发事件。 丢弃 运行时采集存储器 逻辑分析仪还没有触发 (连续采集) 图 12. 捕获触发周围的数据：触发点左面的数据是“触发前” 数据，右面的数据是“触发后”数据。触发可以位于存储器 0% - 100% 的任何位置。 丢弃 触发 运行时采集存储器 触发位于存储器中间 (显示触发点前和后发生的事件) 图 13. 捕获触发后特定时间或特定数量的周期发生的数据。 触发 触发后数据 运行时采集存储器 触发被延迟 (等待计数或时间停止采集) www.tektronix.com.cn/logic_analyzers 11 深入了解逻辑分析仪 TLA系列在检测难检定时错误方面提供了业内领先的能 力，如传统逻辑分析仪检测不到的窄毛刺和建立时间 / 保持时间违规，MagniVu采集则是这种能力的关键。如 图14所示，可以在显示屏上查看这个高分辨率记录，其 与主存储器中其它定时波形完美地对准。 模拟数字集成调试工具 试图追踪数字错误的设计人员还必须考虑模拟域。在当 前系统中，由于快速边沿和数据速率，数字信号底层的 模拟特点对系统行为的影响正越来越高，特别是可靠性 和可重复性。 信号畸变可能源自模拟域问题，如阻抗不匹配、传输线 效应、等等。类似的，信号畸变可能是数字问题的副产 品，如建立时间和保持时间违规。数字信号效应和模拟 信号效应之间的相互影响非常大。 通常会使用逻辑分析仪，首先检测异常事件及其在数字 域中的影响。这种工具可以在长时间跨度中，一次捕获 数十条、甚至数百条通道；因此，它是最可能在适当的 时间连接到适当的信号的采集仪器。 在发现异常信号后，检定异常信号的任务则由实时示波 器来完成。它可以详细采集每个毛刺和跳变，并提供精 图 15. 异常事件的时间相关模拟数字视图。图 14. MagniVuTM 采集显示时钟信号上的毛刺。 确的幅度和定时信息。追踪这些模拟特点通常是解决数 字问题最快捷的途径。 高效调试要求能够同时处理数字域和模拟域的工具和方 法。在这两个域能同时捕获信号进行交互对比，并以模 拟形式和数字形式进行显示，是高效调试的关键。 某些现代解决方案，特别是泰克TLA系列逻辑分析仪和 DPO系列示波器，包括能够把这两种平台集成在一起的 功能。泰克iLinkTM系列工具使得逻辑分析仪和示波器能 够“协作”，共享触发和时间相关显示。 iLinkTM系列工具由专门设计的多个单元组成，以加快问 题检测和调试速度。 iCaptureTM复用技术通过一只逻辑分析仪探头同时提 供数字采集和模拟采集。 iViewTM 显示技术在逻辑分析仪显示屏上提供时间相 关的逻辑分析仪和示波器集成测量。 iVerifyTM 分析技术使用示波器生成的眼图，提供多通 道总线分析和验证测试。 图15是TLA系列逻辑分析仪上的iView屏幕画面。由于 TLA 逻辑分析仪与集成的 DPO 示波器曲线实现了时间 相关，因此信号同时以模拟形式和数字形式出现。 12 www.tektronix.com.cn/logic_analyzers 入门手册 分析和显示结果 可以在各种显示模式和分析模式下使用实时采集存储器 中存储的数据。在信息存储在系统内部后，可以使用不 同查看这些信息，如从定时波形直到与源代码相关 的指令助记符。 波形显示 波形显示是一种多通道详细视图，允许您查看捕获的所 有信号的时间关系，其在很大程度上与示波器的显示画 面类似。图16是简化的波形显示画面。在这个图示中， 已经增加了采样时钟标记，以显示采样的点。 波形显示通常用于定时分析中，其特别适合： 诊断 SUT 硬件中的定时问题 通过把记录的结果与仿真器的输出或产品技术资料中 的定时图进行对比，检验硬件是否正常运行 测量硬件定时相关特点： － 竞争与冒险 － 传输延迟 － 不存在或存在脉冲 分析毛刺 列表显示 列表显示以用户选择的字母数字形式提供状态信息。列 表中的数据值是从整个总线中捕获的样点中累积的，可 以用十六进制或其它格式表示。 想象一下，在一条总线所有波形中获得一个垂直的“片 段”，如图17所示。通过四位总线的片段代表着实时采 集存储器中存储的样点。如图 17 所示，阴影片段中的 数字是逻辑分析仪将显示的内容，其一般采用十六进制 形式。 列表显示的目的是显示 SUT 的状态。图18中的列表显 示允许查看信息流程，与 SUT 看到的一模一样，即数 据字流。 图 16. 逻辑分析仪波形显示(简化图)。 逻辑分析仪 采样时钟 图 17. 在外部时钟信号启动采集时，状态采集捕获总线中的 一个数据“片段”。 递增 状态 =0111 二进制 = 7 十六进制 图 18. 列表显示。 www.tektronix.com.cn/logic_analyzers 13 深入了解逻辑分析仪 状态数据以多种格式显示。实时指令追踪功能反汇编每 个总线事务，确定在总线中读取哪些指令。它与相关地 址一起，在逻辑分析仪显示画面上放上相应的指令助记 符。图 19 是实时指令追踪显示实例。 另一个显示画面—源代码调试显示画面，通过把源代码 与指令追踪历史关联起来，使您的调试工作更加高效。 它可以立即查看指令执行时实际发生的情况。图 20 是 与图 19 实时指令追踪相关的源代码显示画面。 在特定处理器支持套件的帮助下，可以以助记符形式显 示状态分析数据，它可以更简便地调试 SUT 中的软件 问题。在获得了这些知识后，您可以进入级别较低的状 态显示画面(如十六进制显示画面)，或进入定时图显示 画面，追踪错误来源。 状态分析应用包括： 参数和余量分析(如建立时间和保持时间值) 检测建立时间和保持时间违规 硬件 / 软件集成和调试 状态机调试 系统优化 追踪整个设计中的数据 自动测量 拖放自动测量可以在逻辑分析仪采集数据上执行完善的 测量。它提供了广泛的可供选择的示波器式测量项目， 包括频率、周期、脉宽、占空比和边沿数量。通过提供 与非常大的样点总量有关的测量结果，自动测量提供了 快速全面的结果。执行测量的过程非常简单：从多栏窗 口中出现的一组相关图标中，点击选定的一个测量图 标；把图标拖到主窗口中的波形曲线中；放开鼠标键。 逻辑分析仪设置测量，执行任何必要的分析步骤(如计 算脉宽)，显示结果，如图 21 所示。注意这些步骤完全 自动化，您不必再使用以前使用的耗时的手动测量方 法。 图 21. 自动测量改善了工作效率。 图 19. 实时命令追踪显示画面。 图20. 源代码显示画面。这个画面中第27行与图19指令追踪 显示画面中第 120 个样点相关。 14 www.tektronix.com.cn/logic_analyzers 入门手册 性能术语和考虑因素 逻辑分析仪有许多定量指标表示性能和效率，其中多个 指标与采样率有关。这是测量频率轴，与数字荧光示波 器(DPO)的带宽类似。某些探测和触发术语对 DPO 用 户来说可能也很熟悉，但有许多特点是逻辑分析仪数字 域独有的特点。 由于逻辑分析仪并非要捕获和重建模拟信号，因 此通道数量和同步(时钟)模式等是关键问题，而垂 直精度等模拟因素则退居其次。 下面列出的性能术语和考虑因素参考了泰克最新的TLA 系列逻辑分析仪，这是一种业内领先的解决方案，满足 了最苛刻的数字设计应用需求。 定时采集速率 逻辑分析仪最基本的使命是根据其采集的数据生成定时 图。如果 DUT 功能正常，且正确设置采集，那么逻辑 分析仪的定时显示几乎与设计仿真器或数据手册中的定 时图完全相同。 但是，这个指标取决于逻辑分析仪的分辨率，事实上是 逻辑分析仪的采样率。定时采集是异步的，即采样时钟 相对于输入信号自由运行。采样率越高，采样精确地检 测事件定时的可能性越大，如跳变。 例如，采样频率是50 GHz的TLA系列逻辑分析仪的分 辨率等于 20 ps。因此，定时显示画面在最坏情况下会 反映 20 ps 实际边沿内的边沿位置。 状态采集速率 状态采集是同步的。它依赖来自 DUT 的外部触发，为 采集提供时钟输入。状态采集旨在帮助工程师追踪处理 器和总线的数据流程和程序执行情况。逻辑分析仪如 TLA系列，可以提供1.4 GHz的状态采集频率，在所有 通道中支持180 ps的建立时间/保持时间窗口，保证准 确地捕获数据。 注意，这个频率与逻辑分析仪将监测的总线和I/O事务 有关，而不是 DUT 的内部时钟速率。尽管设备的内部 速率可能在几千兆赫范围内，但其与总线和其它设备的 通信速率与逻辑分析仪的状态采集频率处于同一水平。 MagniVu 采集速率 MagniVu 采集适用于定时采集模式或状态采集模式。 通过在触发点周围累积额外的样点，MagniVu 采集在 所有通道上提供了更高的采样分辨率，可以更简便地找 到棘手的问题。其它功能包括可以调节的 MagniVu 采 样率、可以移动的触发位置及可以独立于主触发进行触 发的单独 MagniVu 触发操作。 记录长度 记录长度是另一个关键的逻辑分析仪指标。能够以采样 的数据形式存储更多“时间”的逻辑分析仪非常实用， 因为触发采集的症状可能会发生在原因很长时间之后。 在较长的记录长度中，通常可以同时捕获和查看症状和 原因，大大简化调试过程。 www.tektronix.com.cn/logic_analyzers 15 深入了解逻辑分析仪 TLA系列逻辑分析仪可以配置各种记录长度。还可以把 最多四条通道的存储器连接起来，使可用深度提高四 倍。这提供了一种手段，可以在需要时构建大规模记录 长度，从较小的、成本较低的配置中获得长记录长度的 性能。 通道数量和模块化 逻辑分析仪的通道数量是其为整个系统中宽总线和/或 多个测试点提供支持的基础。在配置仪器记录长度时， 通道数量也非常重要：为使记录长度提高两倍或四倍， 分别要求两条通道和四条通道。 高速串行总线是当前的发展趋势，在这种趋势下， 通道数量问题变得非常关键。例如，32 位串行数 据包必须分布到 32 条逻辑分析仪通道中，而不是 一条逻辑分析仪通道中。换句话说，从并行结构转 向串行结构并没有影响对通道数量的需求。 独立式TLA系列逻辑分析仪可以配置各种通道数量。模 块化TLA系列逻辑分析仪可以容纳各种采集模块，它们 可以连接在一起，实现更高的通道数量。最终，系统可 以容纳数千条采集通道。模块化TLA系列结构具有独特 的能力，可以保持模块间同步和低时延，即使这些模块 位于不同的主机中。 触发 触发灵活性是快速高效地检测没有看到的问题的关键。 在逻辑分析仪中，触发是指设置条件，在满足这些条件 时将捕获采集，显示结果。采集停止可以证明发生了触 发条件(除非指定异常超时)。 今天，拖放触发功能简化了触发设置，可以更简便地设 置常用触发类型。这些触发使用户不必为日常定时问题 设计精心制作的触发配置。本文后面的应用实例将显 示，逻辑分析仪还可以有力地指定这些触发，满足更加 复杂的问题。 逻辑分析仪还提供了多个触发状态、字识别器、边沿/跳 变识别器、范围识别器、定时器 / 计数器和快照识别器 及毛刺和建立时间 / 保持时间触发。 探测 随着每个新一代电子产品中的电路密度和速度大幅度提 高，探测解决方案正变成整体逻辑分析仪解决方案中越 来越重要的一个组成部分。探头必须提供与目标设备相 匹配的通道密度，同时提供有效连接，保护信号质量。 泰克无连接器逻辑分析仪探头采用D-MaxTM技术，为迎 接这些挑战提供了一种创新方法。它们在探头和电路板 之间提供了坚固耐用的、可靠的机械和电气连接。其业 内领先的输入电容，使探头负载对信号的影响达到最 小。这些压缩探头是为与电路板上简单的焊盘配对设计 的，节约了宝贵的电路板空间，最大限度地降低了布局 复杂性和成本。 16 www.tektronix.com.cn/logic_analyzers 入门手册 图 23. 采样率与分辨率的关系。图 22. 说明采样率与分辨率关系的“D”触发器实例。 逻辑分析仪采样 逻辑分析仪测量实例 下面这一系列实例将说明多个常见的测量问题及其解决 方案。 我们简化了解释过程，重点介绍部分基本逻辑分 析仪采集技术及数据结果显示。 为简单起见，我们省掉了某些设置步骤和配置细节。如 需进一步细节，请参阅仪器文档、应用指南和其它技术 资料。 进行通用定时测量 保证数字系统中关键信号之间正确的定时关系，是验证 过程的一个基本步骤。必须评估各种定时参数和信号： 传输延迟、脉宽、建立时间和保持时间特点、信号偏移、 等等。 高效的定时测量要求一种能够在大量的通道中提供高分 辨率采集的工具，并且对被测的电路负载达到最小。这 个工具必须拥有灵活的触发功能，帮助设计人员定义明 确的触发条件，迅速定位问题。此外，这个工具必须提 供显示和分析功能，简化对长记录的理解。 在验证新的数字设计时，通常要求定时测量。下面的实 例演示了在“D”触发器上进行的定时测量，其连接如 图 22 所示。这个实例基于泰克 TLA 系列逻辑分析仪功 能。在现实生活中，这样的测量可能会同时采集数百 个、甚至数千个信号。但是，不管是哪种情况，原理都 是相同的，如本例所示，定时测量非常快速、简便、准 确。 设置触发和时钟。这个实例使用“IF Anything, THEN Trigger”设置和内部(异步)时钟。还有一个设置步 骤，其超出了本文的讨论范围，即命名并把信号映射 到特定的逻辑分析仪通道。 在执行“Run”操作采集信号数据后，使用Horizontal Position控制功能和存储器滚动条，定位屏幕上的数 据，以便能够看到触发指示符(标有“T”)。 把鼠标指针放在 Q 信号前沿上，按鼠标右键。从出 现的菜单中选择“Move cursor 1 here”，把第一个 测量光标移到这个位置。然后可以使用拖放功能，把 光标“snap”(吸住)前沿上。这会成为被测时间跨度 的开始时间。 www.tektronix.com.cn/logic_analyzers 17 深入了解逻辑分析仪 把鼠标光标放在 Q 信号的后沿上。按鼠标右键，选 择“Move cursor 2 here”，放置光标。您也可以使 用“snap”(吸住)光标功能，更加简便地把光标与边 沿对准。这会成为被测时间跨度的结束时间。 由于显示画面的 Y 轴表明时间，因此 Cursor 2 和 Cursor 1 之间的差值即时间测量。显示画面“Delta Time”读数中出现结果52 ns。测量分辨率取决于采 样率，在图 23 中，采样率是 2 ns，如 Sampe 追踪 上的记号所示。注意"Delta Time"测量分辨率不能大 于采样率。 检测和显示间歇性毛刺 毛刺一直是数字系统设计人员头痛的问题。这些不稳定 的脉冲具有间歇性特点，其幅度和时间周期可能是不规 则的。它们不可避免地检测和捕获起来非常困难，而不 可预测的毛刺影响可能会使系统失效。例如，一个逻辑 单元很容易会错误地把毛刺理解为时钟脉冲，进而可能 会在总线中过早地发送数据，产生使整个系统产生波动 的错误。 任意数量的条件都会导致毛刺：串扰、电感耦合、竞争 条件、定时违规、等等。毛刺可能会躲过传统逻辑分析 仪定时测量，因为它们的时间周期非常短。很容易会出 现毛刺，然后在逻辑分析仪两个采集间隔时间内消失。 图 25. 使用 MagniVu 采集进行毛刺触发，实现了更高的分辨 率。 图24. MagniVu采集技术实现更高分辨率的“D”触发器实例。 毛刺 MagniVu 采样 只有定时分辨率非常高的逻辑分析仪(即在异步模式下运 行时高时钟频率)才可望捕获这些简短的事件。在理想情 况下，逻辑分析仪将自动突出显示毛刺和通道。 下面的实例说明了使用TLA系列逻辑分析仪捕获窄毛刺 的过程。被测设备(DUT)还是信号定时如图 24 所示的 “D”触发器。我们使用 MagniVu 定时分辨率，以非常 高的精度检测和显示毛刺。 这个实例内容也不详细，因为我们省去了部分步骤，以 与本入门手册的级别保持一致。 在以前的触发设置中，我们已经在波形窗口中采集了 波形。通过使用拖放触发功能，可以轻松捕获毛刺。 点击屏幕底部的“Trigger”栏。 点击括号中的毛刺触发选项，把它拖放到总线波形上。 现在点击Run按钮，然后将捕获并在波形窗口中上显 示这些总线上的毛刺。 采集结果如图25所示。这个屏幕中包括多条增加的通道 (通常是单独的设置步骤，不要求第二次采集)，以显示 高分辨率 MagniVu 采集的内容。 18 www.tektronix.com.cn/logic_analyzers 入门手册 图 26. 建立时间和保持时间关系。 外部时钟 建立时间 保持 时间 MagniVu 采样 在Q输出波形曲线上，注意触发指示符左面(较早)的红 色标记。这宣布在触发样点和其紧前面数据样点之间的 红色区域中已经检测到一个毛刺。Q输出的MagniVu通 道(底部曲线)揭示了毛刺发生的具体位置。在这个点 上，毛刺定时是已知的，可以使用仪器的缩放和光标功 能，测量脉宽。 捕获建立时间或保持时间违规 建立时间定义为在偏移到设备的时钟边沿前输入数据必 须有效和稳定的最短时间(参见图26)。保持时间是在时 钟边沿发生后数据必须有效和稳定的最短时间。 数字设备制造商指定了建立时间和保持时间参数，工程 师必须特别注意，保证其设计不会违反这些指标。但 是，当前容限越来越紧张及更快速部件的广泛使用、以 提供更高的吞吐量，正使建立时间和保持时间违规越来 越常见。 这些违规可能会导致设备输出变得不稳定(这种情况称 为亚稳定)，可能会导致意想不到的毛刺和其它错误。设 计人员必须认真检查电路，确定违反设计规则是否导致 建立时间和保持时间问题。 近年来，建立时间和保持时间要求已经缩窄，以致于使 用大多数传统通用逻辑分析仪很难检测和捕获事件。唯 一有效的解决方案是使用拥有亚纳秒级采样分辨率的逻 辑分析仪。 具有MagniVu采集功能的泰克TLA系列逻辑分析 仪提供了经过验证的建立时间和保持时间测量解 决方案 下面的实例介绍了同步采集模式，其依赖外部时钟信号 驱动采样，不管是哪种模式，都总是可以使用MagniVu 功能，在触发点周围提供高分辨率采样数据缓冲器。这 里的DUT仍是拥有单个输出的“D”触发器，但这个实 例同样适用于拥有数百个输出的设备。 通过使用 MagniVu 采集查看数据，我们可以获得最高 的定时分辨率。应该指出的是，在本演示中，我们建立 了一个只包括 MagniVu 采集的数据窗口。由于将触发 建立时间或保持时间违规，因此 MagniVu 功能可以在 违规周围提供最佳的定时分辨率。 www.tektronix.com.cn/logic_analyzers 19 深入了解逻辑分析仪 图 29. 传统存储技术只能在发生跳变时存储数据。 图 27. 建立时间和保持时间事件显示画面。 图 28. 显示结果，表明了建立时间和保持时间。 突发数据 在跳变时存储的样点 在这个实例中，DUT 本身提供外部时钟信号，控制着 同步采集。可以使用逻辑分析仪拖放触发功能，创建建 立时间和保持时间触发。这种模式的独特之处是其能 够简便地定义明确的建立时间和保持时间违规参数， 如图 27 所示。可以使用设置窗口中的其它子菜单，提 炼信号定义的其它方面，包括逻辑条件和正向或负向 条件。 在测试运行时，逻辑分析仪实际评估时钟的每个上升 沿，确定建立时间或保持时间违规。它监测数百万个事 件，只捕获未能满足建立时间或保持时间要求的事件。 得到的显示画面如图28所示。这里，建立时间是2.375 ns，远远低于确定的极限 10 ns。 应用跳变存储器，最大限度地提高可用的记录长度 有时被测设备会生成中间有很长时间不活动、由偶尔的 事件群组成的信号。例如，某些类型的雷达系统使用时 间上相隔很远的突发数据驱动内部数模转换器。 在使用传统逻辑分析仪采集和存储技术时，这是一个问 题。仪器对每个采样间隔使用一个存储位置，这种方法 可以大体称为“Store All”(全部存储)。这会用没有变化 的数据迅速填满采集存储器，占用捕获实际感兴趣数据 (突发的活动信号)所需的宝贵容量。 一种称为“跳变存储器”的方法解决了这个问题，其只 在跳变发生时存储数据。图29说明了这一概念。逻辑分 析仪在且只在数据变化时采样。可以以逻辑分析仪主采 样存储器的全部分辨率捕获相距几秒、几分钟、几小时 或几天的突发。仪器等待很长的静止周期。注意，并不 是“忽略”这些不活动的长跨度，而是一直监测这些跨 度，但不记录这些跨度。 下面的实例说明了使用TLA系列逻辑分析仪实现的解决 方案。通用的IF/THEN触发算法再次成为区分独特的适 合跳变存储情况的最佳工具。 20 www.tektronix.com.cn/logic_analyzers 入门手册 图 30. 显示画面演示了跳变存储技术。 TLA 系列接口提供了一个下拉 Storage 菜单，选择 “Transitional”而不是“All”事件。这会调出一个菜单， 可以调用“IF Channel Burst=High THEN Trigger”模 式。 使用这些指定条件运行测试，将生成一个类似于图 30 所示的屏幕画面。这里，突发中包含 9 组、每组 8 个脉 冲，宽 22 ns，各组之间相距 428 ns的静止间隔。跳变 存储器允许仪器捕获全部 16 个突发组，包括 7 个在屏 幕外的其余触发组，同时只占用256的记录长度。时间 窗口代表着大约 3.8 毫秒的采集时间，这些组每隔2 毫 秒重复一次。 相比之下，Store All 采集模式只采集其中一个突发组， 使用的存储空间是2000倍，即512K。分配的存储器将 在大约 1 微秒中填满，大部分空间被“空白”的不活动 周期占用。跳变存储器在每次运行采集时能够收集的实 用信息数量大大提高。 逻辑分析仪应用实例 下面概括介绍了当前某些关键应用中需要考虑的 测量要求和考虑因素。 FPGA 设计规格和复杂性显著增长，使设计检验成为当前 FPGA系统的关键瓶颈。内部信号访问能力有限、先进 的FPGA封装和印刷电路板(PCB)电气噪声，都使FPGA 调试和检验成为设计周期中最困难的过程。调试和检验 设计的时间很容易会超过设计周期的 50%。为帮助您 完成设计调试和检验过程，要求使用新的工具，帮助调 试设计，同时在 FPGA 上全速运行。 其中在设计阶段需要做出的一个关键选择是确定使用哪 种FPGA调试方法。在理想情况下，您想要一种能够移 植到所有FPGA设计的方法，这种方法使您能够同时洞 察FPGA操作和系统操作，使您能够找到和分析棘手的 问题。实际上，有两种基本在线FPGA调试方法：第一 种使用嵌入式逻辑分析仪，第二种使用外部逻辑分析 仪。选择使用哪种方法取决于项目的调试需求。 每个FPGA厂商都提供一个嵌入式逻辑分析仪核心。这 些知识产权模块被插入FPGA设计中，同时提供触发功 能和存储功能。必需指出的是，FPGA逻辑资源用来实 现触发电路，FPGA 存储器模块用来实现存储功能。 JTAG一般用来配置核心操作，然后把捕获的数据传送 到 P C 进行查看。由于嵌入式逻辑分析仪使用内部 FPGA 资源，因此其最常用于较大的 FPGA，可以更好 地吸收核心的开销。与任何调试方法一样，嵌入式逻辑 分析仪有一些应该了解的优点和缺点： www.tektronix.com.cn/logic_analyzers 21 深入了解逻辑分析仪 优点 要求的引脚数量较少 探测简单 成本相对较低 缺点 核心尺寸限制着其只能 用于大型 FPGA 必须放弃内部存储器 仅状态模式分析 速度有限 FPGA 轨迹数据和其它 系统轨迹之间不相关 由于嵌入式逻辑分析仪方法的局限性，许多FPGA设计 人员已经采用一种方法，既利用了FPGA的灵活性，又 利用了外部逻辑分析仪的处理能力，如TLA系列逻辑分 析仪。在这种方法中，感兴趣的内部信号被路由到 FPGA引脚上，然后连接到外部逻辑分析仪上。这种方 法提供了非常深的存储器，适用于调试症状与实际原因 相距时间很长的问题。它还能够把内部FPGA信号与系 统中的其它活动关联起来。与嵌入式逻辑分析仪方法一 样，这种方法也有自己的优点和缺点。 缺点 在 FPGA 上要求更多 的引脚 移动测试点可能要求 重新编译设计 要求在逻辑分析仪上 手动更新信号名称 优点 使用的 FPGA 逻辑资 源非常少 不使用 FPGA 存储器 在状态模式和定时模 式下操作 FPGA 信号与其它系 统信号相关 可以视具体情况，选择使用不同的方法。挑战在于确定 哪种方法适合您的设计。问一下自己下面几个问题：预 计问题是什么？如果您认为问题将被隔离到FPGA内部 功能中，那么可以使用嵌入式逻辑分析仪，它提供了所 需的全部调试功能。但是，如果预计较大的调试问题，可 能要求检验定时余量，把内部FPGA活动与电路板上的 其它活动关联起来，或要求更强大的触发功能隔离问 题，那么使用外部逻辑分析仪更适合满足您的调试需 求。 让我们更详细地看一下外部逻辑分析仪方法。从本质上 看，这种方法使用FPGA中的P，按需对设备重新编程， 把感兴趣的内部信号路由到引脚数量一般较少的器件 上。这种方法非常实用，但也有自己的局限性。每次在 您需要查看不同的一套内部信号时，您都可能需要改变 设计(在 RTL 级或使用 FPGA 编辑器工具)，把所需的一 套信号路由到调试引脚上。这不仅耗时长，而且如果要 求重新编译设计，其会占用更长的时间，可能会改变设 计定时而隐藏问题。调试引脚数量一般都很少，内部信 号和调试引脚之间 1:1 的关系限制了设计的查看能力。 为克服这些限制，业内已经研制出一种新的FPGA调试 方法，其不仅提供了外部逻辑分析仪的所有优势，还消 除了其主要限制。First Silicon Solution的FPGAView软 件包在与泰克TLA系列逻辑分析仪结合使用时，为调试 Altera或Xilinx FPGA和周边硬件提供了一个完整的解决 方案。 FPGAView 和 TLA 逻辑分析仪相结合，可以查看 FPGA 设计内部，把内部信号与外部信号关联起来。可以提高 工作效率，因为消除了耗时的重新编译设计的过程，每 个调试引脚可以访问多个内部信号。此外，FPGAView 可以在一台设备中处理多个测试核心。这适用于需要监 测 FPGA 内部不同时钟域的情况。它还可以处理 JTAG 链中的多个 FPGA。 22 www.tektronix.com.cn/logic_analyzers 入门手册 图 31. 典型的 FPGAView 实现方案。 逻辑分析仪 编程硬件 连接没有使 用的 FPGA 引脚 开发软件 如图 31 所示，完整的解决方案由四个项目组成。在本 例中，第一个项目是 Altera 在其 Quartus® II 软件套件 中提供的测试复用器。这个测试复用器提供给所有 Quartus II 软件用户。 第二个项目是FPGAView软件包，允许用户控制测试复 用器，把其它项目整合成一个强大的工具。第三个项目 是TLA系列逻辑分析仪，用来采集和分析数据。最后一 个项目是JTAG编程电缆，用来控制FPGA内部的测试 复用器。 FPGAView 和 TLA 系列逻辑分析仪相结合，可以 简化与 FPGA 有关的许多调试任务。 这套工具允许查看FPGA设计内部，把内部信号与外部 信号关联起来。可以提高工作效率，因为它消除了耗时 的重新编译设计的过程