Y2

研究生入学试卷（二） 一、填空   1  在计算机术语中，将ALU控制器和（  ）存储器合在一起称为（  ）。   2  数的真值变成机器码可采用原码示法，反码表示法，（  ）表示法，（  ）表示法。   3  广泛使用的（  ）和（  ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。   4  反映主存速度指标的三个术语是存取时间、（  ）和（  ）。   5  形成指令地址的方法称为指令寻址，通常是（  ）寻址，遇到转移指令时（  ）寻址。   6  CPU从（  ）取出一条指令并执行这条指令的时间和称为（  ）。   7  RISC指令系统的最大特点是：只有（  ）指令和（  ）指令访问存储器，其余指令的操作均在寄存器之间进行。   8  微型机的总线，从带宽132MB/S的32位（  ）总线发展到64位的（  ）总线。   9  IA-32表示（  ）公司的（  ）位处理机体系结构。   10  安腾体系机构采用显示并行指令计算技术，在指令中了（  ）字段，用以指明哪些指令可以（  ）执行。 二、证明题 已知： 求证： 三、计算题 已知：X = — 0.10111101 × Y = + 0.00000101 × 求： X+Y = ? X - Y = ？ 四、设计题 某机字长32位，采用微程序控制方式，微指令字长40位，采用水平型直接控制与编码控制相结合的微指令格式、断定方式，共有微命令40个，其中有10个微命令采用直接控制方式，30个微命令采用编码控制方式，共构成4个相斥类，各包含4个、16个、8个和2个微命令，可判定的外部条件有4个（CF、ZF、SF、OF） ⑴设计出微指令的具体格式 ⑵控制存储器容量可达到多少位？ ⑶画出微程序控制器的结构框图 五、设计题 某计算机系统中，CPU可输出20条地址线（A19～A0），8条数据线（D7～D0）和1条控制线（WE#），主存储器按字节编址，由容量为8KB的ROM和32KB的RAM构成，拟采用8K × 4位的ROM芯片2片，32K × 2位的RAM芯片4片。 要求：ROM的地址范围为18000H～19FFFH，RAM的地址范围为98000H～9FFFFH，画出CPU与主存储器的连接图。 六、计算题 某机字长64位，加法器中每4位构成一个小组，每4个小组构成一个大组，全加器的进位延迟时间为20ns，求和延迟时间为30ns，小组内并行进位的延迟时间、大组内和大组间的并行进位的延迟时间均为20ns ⑴该加法器采用串行进位方式时，完成一次加法需要多少时间？ ⑵该加法器采用单级分组时，小组内采用并行进位，小组件采用串行进位，完成一次加法需要多少时间？ ⑶该加法器采用两级分组时，小组内采用并行进位、大组间也采用串行进位，完成一次加法需要多少时间？ ⑷该加法器采用两级分组时，小组内、大组内、大组间均采用并行进位时，完成一次加法需要多少时间？ _1269092410.unknown _1269092521.unknown _1269092583.unknown _1269092378.unknown