SPARTAN-3E特点

SPARTAN-3E特点 可编程逻辑器件Spartan-3E FPGA的结构及特点 【15】Spartan-3系列FPGA是为那些需要大容量、低价格电子应用的用户而的。该系统的8种FPGA密度从5万到500万门。Spartan-3系列是在Spartan-IIE成功的基础上通过增加逻辑资源、增加内部RAM容量、增加I/O引脚数量、增加时钟管理功能以及增加总体性能来实现的，很多增强的功能都来自于Virtex-II技术。这些结合了先进处理技术的改进，使得Spartan-3的性价比超出以前所能达到的水平。也为可编程逻辑器件提供了新的。由于异常的低价，Spartan-3可广泛地应用于各种电子设计，包括军工航天、宽带接入、家庭网络、投影电视、数字电视。Spartan-3还是替代ASIC的更佳选择。不同于通常的ASIC，FPGA减少了初期成本并缩短了开发周期。同时，FPGA的可编程性也使得它能在不需要考虑硬件更改的情况下进行设计升级，这是ASIC不能做到的。 Spartan-3系列FPGA产品的主要技术参数指标如2.1所示。 表2.1 Spartan-3系列FPGA技术参数 BlockRA器件名称 逻辑单系统门CLB阵CLB总最大用最大差分布式 M容量元 密度 列 数 户I/O 分I/O RAM容/bit 量/bit XC3S50 1728 50K 192 124 56 12K 72K 16×12 XC3S200 4320 50K 480 173 76 30K 216K 24×20 XC3S400 8064 50K 896 264 116 56K 288K 32×28 XC3S1000 17280 1M 1920 391 175 120K 432K 48×40 XC3S1500 29952 1.5M 3328 487 221 208K 567K 64×52 XC3S2000 46080 2M 5120 565 270 320K 720K 80×64 XC3S4000 62208 4M 6912 712 312 432K 1728K 96×72 XC3S5000 74880 5M 8320 784 344 520K 1872K 104×80 Spartan-3系列FPGA结构包括5个基本的可编程功能单元: (1)可配置逻辑块(CLB)。该模块包括基于RAM的查找表(LUT)。除了作为存储器外，CLB还能通过编程实现很多的逻辑功能。 (2)输入/输出模块(IOB)。该模块控制I/O引脚和内部逻辑单元之间的数据流动，每一个IOB支持双向三态的数据流动，支持23种差分信号标准(其中有6种高性能差分标准)。输入/输出模块还包括了双数据速率寄存器(Double Data-Rate,DDR)，数控电阻(Digitally controlled Impedance, DCI)提供自动的片内终端，大大简化了电路板的设计。 (3)Block RAM模块。该模块提供了18Kbit的双口数据存储。 (4)乘法器模块。该模块提供了18位的二进制数据乘法。 (5)数字时钟管理模块(Digital Clock Manager,DCM)。该模块提供了自校准、全数字的解决，可以提供分布式的、延时的、合成频率的、分频的以及移相的时钟信号。 图2.5 Spartan-3系列结构 这些单元的组成方式如图2.5所示。IOB环围绕在规则的CLB阵列周围。XS3S50仅有1列RAM嵌入在CLB阵列中。而XS3S200~XS3S2000则有2列RAM。XS3S4000和XS3S5000含有4列RAM。每一列RAM由一些18Kbit的RAM块组成，每一块带有一个专用乘法器。DCM则在每一列RAM的末端。Spartan-3系列有丰富的连线和开关网络，这些网络用来连接5个功能单元并在它们之间传输数据。每个功能单元有一个开关矩阵实现多点连接。