PROTEL应用-微机存储器系统设计

PROTEL应用-微机存储器系统设计 《Protel应用实践》课程设计说明书 课程设计任务书 学生姓名: 专业班级: 电信1005班 指导教师: 工作单位: 信息工程学院 题 目: PROTEL应用——微机存储器系统设计 初始条件: 微机存储器系统电路参考图一份，Protel99 SE 电路图辅助设计与绘制软件。 要求完成的主要任务: (包括课程设计工作量及其技术要求，以及说明书撰写 等具体要求) 1、用PROTEL软件绘制电路的原理图，并给出相应的原理图网络表和原理图元件 表。 2、建4个元件的原理图元件库以及相应的封装元件库。 3、用自动和手动相结合的方法设计出印制版电路图，除了给出完整的印制电路板 图，还应给出分层图(顶层、底层、丝印层等)。 4、完成课程设计。 课程设计报告按章节书写，三项任务形成课程设计的三章，前面可以 加PROTEL介绍，最后一章为总结。要求手写报告，PROTEL生成的图表须 打印出来，以附件的形式放在报告的后面。 时间安排: 整个设计分散到学期中进行，期末上交报告，答辩。 参考书目: [1] 柳春峰.Protel 99 SE实用教程.高等教育出版社 [2] 顾滨.Protel 99 SE实用教程第二版.人民邮电出版社 [3] 江思敏等.Protel电路设计教程.清华大学出版社 指导教师签名: 年 月 日 系主任(或责任教师)签名: 年 月 日 1 《Protel应用实践》课程设计说明书 目录 1 Protel99 SE概述 ..............................................................................................................................1 2 文件的建立 ....................................................................................................................................2 2.1新建项目 ..................................................................................................................................2 2.2新建原理图 ..............................................................................................................................2 2.3新建PCB ...................................................................................................................................2 2.4新建原理图库 ..........................................................................................................................2 2.5新建PCB库 ..............................................................................................................................3 2.6选择元器件封装 .......................................................................................................................3 3 原理图的设计流程 .........................................................................................................................4 3.1放置元器件 ..............................................................................................................................4 3.2放置导线 ..................................................................................................................................4 3.3原理图 ......................................................................................................................................4 3.4编译原理图文件 .......................................................................................................................4 3.5生成网络报表 ..........................................................................................................................5 4.PCB板的设计流程 ..........................................................................................................................5 4.1电路板禁止布线区的设置 .......................................................................................................5 4.2PCB布线分析 ............................................................................................................................5 4.2.1PCB布线原则: .................................................................................................................5 4.2.2PCB布线工艺要求 ..............................................................................................................6 4.2.3PCB布局分析 .....................................................................................................................7 4.3PCB ............................................................................................................................................7 5小结 ................................................................................................................................................7 6参考文献 .........................................................................................................................................8 附录1:原理图 .................................................................................................................................9 附录2:元件清单 .............................................................................................................................9 附录3:网络表 .................................................................................................................................9 附录4:顶层图 ............................................................................................................................... 16 附录5:底层图 ............................................................................................................................... 17 附录6:焊接图 ............................................................................................................................... 17 附录7:丝印图 ............................................................................................................................... 18 附录8:PCB总图 ............................................................................................................................ 18 附录9:自制元件封装的元件图 .................................................................................................... 19 2 《Protel应用实践》课程设计说明书 1 Protel99 SE概述 PROTEL是PORTEL公司在80年代末推出的EDA软件，在电子行业的CAD软件中，它当之无愧地排在众多EDA软件的前面，是电子设计者的首选软件，它较早就在国内开始使用，在国内的普及率也最高，有些高校的电子专业还专门开设了课程来学习它，几乎所有的电子公司都要用到它，许多大公司在招聘电子设计人才时在其条件栏上常会写着要求会使用PROTEL。 早期的PROTEL主要作为印制板自动布线工具使用，运行在DOS环境，对硬件的要求很低，在无硬盘286机的1M内存下就能运行，但它的功能也较少，只有电原理图绘制与印制板设计功能，其印制板自动布线的布通率也低，而现今的PROTEL已发展到PROTEL99(网络上可下载到它的测试板)，是个庞大的EDA软件，完全安装有200多M，它工作在WINDOWS95环境下，是个完整的板级全方位电子设计系统，它包含了电路原理图绘制、模拟电路与数字电路混合信号仿真、多层印制电路板设计(包含印制电路板自动布线)、可编程逻辑器件设计、图表生成、电子生成、支持宏操作等功能，并具有Client/Server (客户/服务器)体系结构，同时还兼容一些其它设计软件的文件格式，如ORCAD，PSPICE，EXCEL等，其多层印制线路板的自动布线可实现高密度PCB的100,布通率。在国内PROTEL软件较易买到，有关PROTEL软件和使用说明的书也有很多，这为它的普及提供了基础。 2005年年底，Protel软件的原厂商Altium公司推出了Protel系列的最新高端版本Altium Designer 6.0。 Altium Designer 6.0，它是完全一体化电子产品开发系统的一个新版本，也是业界第一款也是唯一一种完整的板级设计解决。Altium Designer 是业界首例将设计流程、集成化PCB 设计、可编程器件(如FPGA)设计和基于处理器设计的嵌入式软件开发功能整合在一起的产品，一种同时进行PCB和FPGA设计以及嵌入式设计的解决方案，具有将设计方案从概念转变为最终成品所需的全部功能。这款最新高端版本Altium Designer 6.除了全面继承包括99SE，Protel2004在内的先前一系列版本的功能和优点以外，还增加了许多改进和很多高端功能。Altium Designer 6.0拓宽了板级设计的传统界限，全面集成了FPGA设计功能和SOPC设计实现功能，从而允许工程师能将系统设计中的FPGA与PCB设计以及嵌入式设计集成在一起。 本设计采用Altium Designer Winter09版本。 1 《Protel应用实践》课程设计说明书 2 文件的建立 2.1新建项目 选取菜单执行菜单命令【File】/【New】/【Project】/【PCB Project】，然后执行菜单命令【File】/【Save Project】，在弹出的保存文件对话框中输入文件名。 2.2新建原理图 选取菜单执行菜单命令【File】/【New】/【Schematic】，然后执行菜单命令【File】/【Save】，在弹出的保存文件对话框中输入文件名。 2.3新建PCB 选取菜单执行菜单命令【File】/【New】/【PCB】，然后执行菜单命令【File】/【Save】，在弹出的保存文件对话框中输入文件名。 建立好的项目原理图以及PCB如图2.3-1所示。 图2.3-1 2.4新建原理图库 选取菜单执行菜单命令【File】/【New】/【Library】/【Schematic Library】，然后执行菜单命令【File】/【Save】，在弹出的保存文件对话框中输入文件名。 画出的2764芯片的原理图库见附录9-1所示。 2 《Protel应用实践》课程设计说明书 编辑画好的原理图库，将【Symbol Reference】改为2764，引脚的【Electrial Tppe】均改为Passive。 画出6264芯片的原理图库见附录9-2所示。 编辑画好的原理图库，将【Symbol Reference】改为6264，引脚的【Electrial Tppe】均改为Passive。 2.5新建PCB库 选取菜单执行菜单命令【File】/【New】/【Library】/【PCB Library】，然后执行菜单命令【File】/【Save】，在弹出的保存文件对话框中输入文件名。 由于2764和6264芯片都是DIP-28或SOP-28封装格式，在PCB中画出DIP-28的PCB封装，并在Top-Overlay层画出芯片形状，见附录9-3附录9-4所示。 将PCB封装的【Name】改为DIP-28。 其中两焊盘之间的间距为100mil，两列间距为600mil，焊盘大小为X-Size=Y-Size=80mil，焊盘标号为1~28。 2.6选择元器件封装 双击元器件，选择【Add】/【Footprint】/【Browse Libraries】，选择相应封装，单击【OK】。如图2.6-1所示。 图2.6-1 3 《Protel应用实践》课程设计说明书 3 原理图的设计流程 3.1放置元器件 从相应的【Libraries】中选择元器件，放置到原理图中。 3.2放置导线 a.执行菜单命令【Place】/【Wire】或单击布线工具栏的按钮; b.光标移动到元件的引脚端(电气点)时，光标中心的“×”号变为一个红“米”字形 符号，表示导线的端点与元件引脚的电气点可以正确连接; c.单击，导线的起点就与元件的引脚连接在一起了。 3.3原理图 画好的原理图见附录1所示。 3.4编译原理图文件 选取菜单执行菜单命令【Project】/【Complie】，在Message对话框中没有任何警告 或错误，表示原理图完全符合电气规范，如图3.4-1所示。 图3.4-1 4 《Protel应用实践》课程设计说明书 3.5生成网络报表 选取菜单执行菜单命令【Design】/【Netlist For Document】/【WireList】生成网络报表。生成的网络报表见附录3所示。 4.PCB板的设计流程 PCB板是所有设计过程的最终产品。PCB图设计的好坏直接决定了设计结果是否能满足要求，PCB图设计过程中主要有以下几个步骤。 4.1电路板禁止布线区的设置 (1)设定当前的工作层面为“Keep-Out Layer”。 (2)执行菜单命令【Place】/【Line】 (3)适当位置单击，确定起点。然后拖动至某一点，再单击确定终点。 4.2PCB布线分析 4.2.1PCB布线原则: ?一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是:地线,电源线,信号线，通常信号线宽为:0.2,0.3mm，最细宽度可达0.05,0.07mm，电源线一般为1.2,2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地则不能这样使用); ?预先对要求比较严格的线(如高频线)进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合; ?振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零; 5 《Protel应用实践》课程设计说明书 ?尽可能采用45度的折线布线，不可使用90度折线，以减小高频信号的辐射;(要求高的线还要用双弧线); ?任何信号线都不要形成环路，如不可避免，环路应尽量小;信号线的过孔要尽量少; ?关键的线尽量短而粗，并在两边加上保护地; ?通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出; ?关键信号应预留测试点，以方便生产和维修用; ?原理图布线完成后，应对布线进行优化;同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层; 4.2.2PCB布线工艺要求 ?( 线 一般情况下，信号线宽为0.3mm(12mil)，电源线宽为0.77mm(30mil)或1.27mm(50mil);线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil)，实际应用中，条件允许时应考虑加大距离; 布线密度较高时，可考虑(但不建议)采用IC脚间走两根线，线的宽度为0.254mm(10mil)，线间距不小于0.254mm(10mil)。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。 ?( 焊盘(PAD) 焊盘(PAD)与过渡孔(VIA)的基本要求是:盘的直径比孔的直径要大于0.6mm;例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸 1.6mm/0.8mm(63mil/32mil)，插座、插针和二极管1N4007等，采用1.8mm/1.0mm(71mil/39mil)。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸; PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2,0.4mm左右。 ?( 过孔(VIA) 一般为1.27mm/0.7mm(50mil/28mil);当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm(40mil/24mil)。 6 《Protel应用实践》课程设计说明书 4.2.3PCB布局分析 布局就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表(Design-> Create Netlist)，之后在PCB图上导入网络表(Design->Load Nets)。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行: ?( 按电气性能合理分区，一般分为:数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区(干扰源); ?( 完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁;同时，调整各功能块间的相对位置使功能块间的连线最简洁; ?( 对于质量大的元器件应考虑安装位置和安装强度;发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施; ?( I/O驱动器件尽量靠近印刷板的边、靠近引出接插件; ?( 时钟产生器(如:晶振或钟振)要尽量靠近用到该时钟的器件; ?( 在每个集成电路的电源输入脚和地之间，需加一个去耦电容(一般采用高频性能好的独石电容);电路板空间较密时，也可在几个集成电路周围加一个钽电容。 ?( 继电器线圈处要加放电二极管(1N4148即可); ?( 布局要求要均衡，疏密有序，不能头重脚轻或一头沉。 4.3PCB 画好的PCB图见附录8所示。 5小结 虽然Altium Designe功能强大，人机界面友好，但在设计过程中往往遇到一些问题。生成的印刷电路版图与电路原理图不相符，有一些原件么有连上，这种情况时有发生，问题出在原理图上，原理图看上去是连上了，但是不符合规范，导致未连接上。不规范连线有:连线超过元件器件的断点;连线的两部分有重复。解决方法是在在原理图连线时，应尽量做到:在元件端点处连线;元器件连线尽量一线连通。在印刷电路板设 7 《Protel应用实践》课程设计说明书 计中装入网络表时元器件不能完全调入。原因:原理图中未定义元件的封装形式;印刷电路板封装的名称不存在，致使在封装库中找不到;封装可以找到，单元件的管脚名称与印刷电路库中封装的管脚名称不一致。解决方法:到网络表文档中查找未定义封装的元件，补上元件封装;确认印刷电路板元件封装库是否已调入，同时检查原理图中元件封装名称是否印刷电路板元件封装库中的名称一致;将印刷电路板元件封装中的修改成与原理图中定义一致。 经过一周的忙碌和学习，本次课程设计的圆满结束。此次的电子实习让我受益颇深。不仅学会了如何使用Altium Designer，并且画出电路的原理图和设计PCB板，而且还在实习中更加深刻的体会了如何与同学配合，互帮互助的精神。在实习中碰到了一些比较难的问题，自己不畏困难，专心研究，学会如何独立思考并解决问题。实在最后解决不了的就去请教同学。同学们都十分热情的帮助我。大家互相学习，共同提高，体现了良好的团队意识。为将来更好的工作打好基础。另外学会了一些基本的操作。Altium Designer除了全面继承包括Protel 99SE，Protel DXP在内的先前的一系列版本功能和优点以外，还增加了许多改进和很多高端功能。该平台拓宽了板级设计的传统界限，全面集成了FPGA设计功能和SOPC设计实现功能，从而允许工程师能将系统设计中的FPGA与PCB设计以及嵌入式设计集成在一起。 在当前的信息高度发展的时代，Altium Designer对于我们专业的学生来说它是非常实用的也是必不可少的工具。 本次课程设计使我学到了关于Altium Designer软件的安装、电子线路原理图的设计、电路原理图元件库文件的设计、电子线路PCB电路板设计、PCB元件封装库设计。这些内容对于我们今后的所用是远远不够的，为此，在以后的时间里要进一步的去学习和思考，对Altium Designer要有近一步的认识，更好能熟练地掌握各种操作此软件。 6参考文献 1. 王彦平:《Protel99电路设计指南》 清华大学出版社2000版; 2. 朱定华:《Protel 99 SE原理图和印制板设计》 清华大学出版社2007版; 3. 万华清:《Protel 99 SE电路设计》 人民邮电出版社2007版; 4. 《无线电2006年合订本(下)》 无线电杂志社2007版; 5(肖玲妮:《PROTEL 99 SE印刷电路板设计教程》 清华大学出版社2006版。 8 《Protel应用实践》课程设计说明书 附录1:原理图 A[0..12]A[0..12] D[0..7] D[0..7] P2U3U4U1U2P3A0A01011D0A01011D0A01011D0A01011D0D013A0D0A0D0A0D0A0D01A1A1912D1A1912D1A1912D1A1912D1D112A1D1A1D1A1D1A1D12A2A2813D2A2813D2A2813D2A2813D2D211A2D2A2D2A2D2A2D23A3A3715D3A3715D3A3715D3A3715D3D310A3D3A3D3A3D3A3D34A4A4616D4A4616D4A4616D4A4616D4D49A4D4A4D4A4D4A4D45A5A5517D5A5517D5A5517D5A5517D5D58A5D5A5D5A5D5A5D56A6A6418D6A6418D6A6418D6A6418D6D67A6D6A6D6A6D6A6D67A7A7319D7A7319D7A7319D7A7319D7D76A7D7A7D7A7D7A7D78A8A825A825A825A8255A8A8A8A8A9A924A924A924A924Header 8H4A9A9A9A9A10A1021A1021A1021A10213A10A10A10A10A11A1123A1123A1123A11232A11A11A11A11A12A122A122A122A1221A12A12A12A12Header 13H22222222OEOECECEWR27WR272727WEWEOEOE2626WR2626VCCCS2VCCCS2PGMPGM20202020CS1CS1VCCVPPVCCVPP6264626427642764GNDGNDGNDGND MEM2 SELP15MEM3 SELP44VCC3MEM0 SEL1GND221MEM1 SELHeader 2HHeader 5HWRWR 附录2:元件清单 附录3:网络表 Wire List <<< Component List >>> Header 5H P1 HDR1X5H Header 13H P2 HDR1X13H Header 8H P3 HDR1X8H Header 2H P4 HDR1X2H 2764 U1 DIP28 - duplicate 9 《Protel应用实践》课程设计说明书 2764 U2 DIP28 - duplicate 6264 U3 DIP28 - duplicate 6264 U4 DIP28 - duplicate <<< Wire List >>> NODE REFERENCE PIN # PIN NAME PIN TYPE PART VALUE [00003] WR P1 1 1 PASSIVE Header 5H U1 26 PGM PASSIVE 2764 U2 26 PGM PASSIVE 2764 U3 27 WE PASSIVE 6264 U4 27 WE PASSIVE 6264 [00004] VCC P4 1 1 PASSIVE Header 2H U1 20 VPP PASSIVE 2764 U2 20 VPP PASSIVE 2764 U3 26 CS2 PASSIVE 6264 U4 26 CS2 PASSIVE 6264 [00005] NetP1_2 P1 2 2 PASSIVE Header 5H U2 22 CE PASSIVE 2764 [00006] NetP1_3 P1 3 3 PASSIVE Header 5H U1 22 CE PASSIVE 2764 10 《Protel应用实践》课程设计说明书 [00007] NetP1_4 P1 4 4 PASSIVE Header 5H U4 20 CS1 PASSIVE 6264 [00008] NetP1_5 P1 5 5 PASSIVE Header 5H U3 20 CS1 PASSIVE 6264 [00009] GND P4 2 2 PASSIVE Header 2H U1 27 OE PASSIVE 2764 U2 27 OE PASSIVE 2764 U3 22 OE PASSIVE 6264 U4 22 OE PASSIVE 6264 [00010] D7 P3 8 8 PASSIVE Header 8H U1 19 D7 PASSIVE 2764 U2 19 D7 PASSIVE 2764 U3 19 D7 PASSIVE 6264 U4 19 D7 PASSIVE 6264 [00011] D6 P3 7 7 PASSIVE Header 8H U1 18 D6 PASSIVE 2764 U2 18 D6 PASSIVE 2764 U3 18 D6 PASSIVE 6264 U4 18 D6 PASSIVE 6264 [00012] D5 11 《Protel应用实践》课程设计说明书 P3 6 6 PASSIVE Header 8H U1 17 D5 PASSIVE 2764 U2 17 D5 PASSIVE 2764 U3 17 D5 PASSIVE 6264 U4 17 D5 PASSIVE 6264 [00013] D4 P3 5 5 PASSIVE Header 8H U1 16 D4 PASSIVE 2764 U2 16 D4 PASSIVE 2764 U3 16 D4 PASSIVE 6264 U4 16 D4 PASSIVE 6264 [00014] D3 P3 4 4 PASSIVE Header 8H U1 15 D3 PASSIVE 2764 U2 15 D3 PASSIVE 2764 U3 15 D3 PASSIVE 6264 U4 15 D3 PASSIVE 6264 [00015] D2 P3 3 3 PASSIVE Header 8H U1 13 D2 PASSIVE 2764 U2 13 D2 PASSIVE 2764 U3 13 D2 PASSIVE 6264 U4 13 D2 PASSIVE 6264 [00016] D1 P3 2 2 PASSIVE Header 8H U1 12 D1 PASSIVE 2764 12 《Protel应用实践》课程设计说明书 U2 12 D1 PASSIVE 2764 U3 12 D1 PASSIVE 6264 U4 12 D1 PASSIVE 6264 [00017] D0 P3 1 1 PASSIVE Header 8H U1 11 D0 PASSIVE 2764 U2 11 D0 PASSIVE 2764 U3 11 D0 PASSIVE 6264 U4 11 D0 PASSIVE 6264 [00018] A12 P2 1 1 PASSIVE Header 13H U1 2 A12 PASSIVE 2764 U2 2 A12 PASSIVE 2764 U3 2 A12 PASSIVE 6264 U4 2 A12 PASSIVE 6264 [00019] A11 P2 2 2 PASSIVE Header 13H U1 23 A11 PASSIVE 2764 U2 23 A11 PASSIVE 2764 U3 23 A11 PASSIVE 6264 U4 23 A11 PASSIVE 6264 [00020] A10 P2 3 3 PASSIVE Header 13H U1 21 A10 PASSIVE 2764 U2 21 A10 PASSIVE 2764 U3 21 A10 PASSIVE 6264 13 《Protel应用实践》课程设计说明书 U4 21 A10 PASSIVE 6264 [00021] A9 P2 4 4 PASSIVE Header 13H U1 24 A9 PASSIVE 2764 U2 24 A9 PASSIVE 2764 U3 24 A9 PASSIVE 6264 U4 24 A9 PASSIVE 6264 [00022] A8 P2 5 5 PASSIVE Header 13H U1 25 A8 PASSIVE 2764 U2 25 A8 PASSIVE 2764 U3 25 A8 PASSIVE 6264 U4 25 A8 PASSIVE 6264 [00023] A7 P2 6 6 PASSIVE Header 13H U1 3 A7 PASSIVE 2764 U2 3 A7 PASSIVE 2764 U3 3 A7 PASSIVE 6264 U4 3 A7 PASSIVE 6264 [00024] A6 P2 7 7 PASSIVE Header 13H U1 4 A6 PASSIVE 2764 U2 4 A6 PASSIVE 2764 U3 4 A6 PASSIVE 6264 U4 4 A6 PASSIVE 6264 14 《Protel应用实践》课程设计说明书 [00025] A5 P2 8 8 PASSIVE Header 13H U1 5 A5 PASSIVE 2764 U2 5 A5 PASSIVE 2764 U3 5 A5 PASSIVE 6264 U4 5 A5 PASSIVE 6264 [00026] A4 P2 9 9 PASSIVE Header 13H U1 6 A4 PASSIVE 2764 U2 6 A4 PASSIVE 2764 U3 6 A4 PASSIVE 6264 U4 6 A4 PASSIVE 6264 [00027] A3 P2 10 10 PASSIVE Header 13H U1 7 A3 PASSIVE 2764 U2 7 A3 PASSIVE 2764 U3 7 A3 PASSIVE 6264 U4 7 A3 PASSIVE 6264 [00028] A2 P2 11 11 PASSIVE Header 13H U1 8 A2 PASSIVE 2764 U2 8 A2 PASSIVE 2764 U3 8 A2 PASSIVE 6264 U4 8 A2 PASSIVE 6264 [00029] A1 P2 12 12 PASSIVE Header 13H 15 《Protel应用实践》课程设计说明书 U1 9 A1 PASSIVE 2764 U2 9 A1 PASSIVE 2764 U3 9 A1 PASSIVE 6264 U4 9 A1 PASSIVE 6264 [00030] A0 P2 13 13 PASSIVE Header 13H U1 10 A0 PASSIVE 2764 U2 10 A0 PASSIVE 2764 U3 10 A0 PASSIVE 6264 U4 10 A0 PASSIVE 6264 附录4:顶层图 16 《Protel应用实践》课程设计说明书 附录5:底层图 附录6:焊接图 17 《Protel应用实践》课程设计说明书 附录7:丝印图 附录8:PCB总图 18 《Protel应用实践》课程设计说明书 附录9:自制元件封装的元件图 附录9-1 附录9-2 附录9-3 附录9-4 19