试论DDS技术在无线电罗盘中的应用

试论DDS技术在无线电罗盘中的应用 摘要介绍了 的工作原理以及基于 原理的无线电罗盘数字频率合成器实现的设想: DDS DDS 。 关键词无线电罗盘锁相环 : ; ( PLL) ; DDS; FPGAThe Study of One Way to Apply DDS to the Wir eless Compass Zhang Pengming Wei J ungan Tian J ianxue Abstr act : The purpose of this article is trying to introduce the principle of the Direct Digital Frequency Synthesis (DDS) technology and find a way to apply this technology to the wireless compass,so as to improve its frequency precision. Key Wor ds: Wireless; compass PLL; DDS; FPGA 宽满足一定的要求时输出分辨率可以非常小当参考时钟频率不变 引言, ( 0. 时只要控制相位累加器的位数 就可以控制所需得到的分辨率 在无线电导航系统中无线电罗盘占有极其重要的地位无线电 , N ) ,, 。例如, 当频率控制字位 时, 输出分辨率可以达到 。而传统 48bit 10- 6Hz 罗盘的稳定性对保障飞机安全飞行有着非常重要的意义如何提高无。 不能满足现有的无线电罗盘的频率合成技术通常只能够达到 1kHz, 线电罗盘本地振荡器的频率精度和稳定性对提高无线电罗盘工作的稳定性起直接作用目前解决这一问题的普遍是采用频率合成。。 频率精度的要求。直接数字合成 新 兴 的 频 率 合是近年来 ( Direct Digital Synthesis- DDS) 频率转换时间小直接数字频率合成是一个开环系统无任何( 2) , 。 的频率转换时间主要是 的数字处理延时通故 DDS DDS , 反馈环节 产品是一种可代替锁相环的快速频率合成单片集成的 ,成技术DDS ,常仅为 量级而一个模拟锁相环的频率转换时间则主要是它的反ns 。 器件具有产生信号精度高变换频率快速输出波形失真小的优点 , 、、。因而通常大于 20,30μs。 馈环处理时间和压控振荡器的响应时间 从而提高无线电罗盘本振本文试论将 技术应用于无线电罗盘,DDS , 可以有效克服 的高分辨率和快速转换速度之间的矛盾 DDS PLL 。的频率精度和工作的稳定性。不受稳定性的 影 响 因 此 较大的输出相对带宽由于 ( 3) 。 DDS , 原理 1.DDS 输出相对带宽一般可以达到时钟, 在满足奈奎斯特抽样定理的前提下直接数字频率合成是采用数字化技术通过控制频率控制( DDS) , 频率的 。 40%字直接产生所需的各种不同频率信号主要由参考时钟相位累 DDS 。、在改变频率时只需改变频率控制字即累 输出相位连续( 4) 。DDS ( 转换器和滤波器等组成所示其原理图如图 D/A , 1 加器正弦查找、、[1]而不需改变原有的累加值故改变频率时相位是连续) , , 加器累加步长 。 的。 基于 的 结构设计 2.FP GA DDS 基本原理图 用于无线电罗盘的基本结构可设计成如图 2.1 DDS 所示: 2 图 结构原理图1 DDS 参考时钟由一个高稳定的晶体振荡器产生来同步整个频率合成 , 器的各个组成部分位加法器与 位相位寄存器级联构成相位累加 N N 。器每来一个时钟脉冲与相位寄存器中的 加法器就将频率控制字 , , K 数据相加相位寄存器可以将加法器在上一个时钟作用后产生的新相 。以使加法器在下一个时钟的作用下继 , 位数据反馈到加法器的输入端 相位累加器在参考时钟的作 , 续将相位数据与频率控制字相加这样。应用于无线电罗盘结构基本原理图图 2 DDS 就会产生一次溢 , 用下进行线性相位累加当相位累加器达到上限时。出完成一个周期性的动作这个周期就是合成信号的一个周期累加 , , , 图中现场可编程门阵列用来产生频率控制字该系统在, FPGA( ) 。 器的溢出频率也就是 的合成信号频率DDS 。 工 作 时 首 先 通 过 罗 盘 控 制 盒 将 控 制 命 令 要 产 生 的 频 率 通 过 , ( ) 在参考时钟的控制下频率控制字送入相位累加器用相位累加 , 。接口经 总线传 给 产 生 频 率 控 制 字 后 ARINC429 AT96 FPGAA, FPGA 器的输出作为正弦查找表的查找地址对正弦表进行查找查找表中的 。触发 产生所需的正弦信号该正弦信号送到罗盘接收机电路替 DDS , , 每个相位点对应一个, 从而提高无线电罗盘本 , 代传统无线电罗盘本振电路产生的本振信号每个地址代表一个周期的正弦波的一个相位点 振的频率精度和稳定度。量化振幅值因此这个查找表相当于一个相位振幅变换器它将相 , /, 。 位累加器的相位信息映射成数字振幅信息查找后的振幅数据再经过。硬件接口电路图必须通过 2.2 要产生所需的正弦信号FPGA ,转换器将数字量形式的波形幅值转换成所要求的合成频率模拟 D/A 编程来完成外部输入的频率数据个字节与 芯片内部频率相( 3 ) DDS 量形式信号最后经低通滤波器衰减和滤除掉不需要的取样分量即, , 位控制字( 个字节) 之间的转换。在该电路中, 采用 芯片, 5 FPGA 8051 可得到由频率控制字决定的连续变化纯净的输出正弦波信号。芯片采用 公司的 芯片与 的接口可以 DDS AD AD9850 。8051 AD9850 设频率控制字是 相位寄存器输出频率为 参考时钟是 K, fo, fclk, [2]在此采用并行方式传输, 。 采用串行和并行两种方式位, 频率分辨率是 , 那么有下面的公式: N Δf单片机 的 口脚用作外部控制字输入 通过 8051 P1 ( P1.0,P1.7 ) , 中断 和中断 读入外部频率数据次对应频率值的二进 连续读 1 0 , 3 , Nf=K*f/2( 1) oclk 制数单片机的 口脚用作频率相位控制字输出通过; P0 ( P0.0,P0.7 ) /, N( 2) ?f=f/2 clk位缓冲器 作数据缓冲后加到 芯片的 位控制字输 8 74LS244 AD9850 8 通过控制频率控制字的改变和寄存器位数的增加可以得到需要 , 入端脚同时产生相应的 时序控制信号字复位 ( D0,D7 ) , DDS ( reset、 的频率。输 入 时 钟 频 率 更 新 时 钟 加 到 芯 片 的 对 应 管 脚 W、 FU) AD9850 。 相对于直接模拟合成和锁相环而言直接数字频率主要就 , ( DDS) 的外部参考时钟信号由晶体振荡器 频率为 AD9850 ( clk40m) 40MHz, : 有以下特点产生单片机 的复位信号 和中断 控制信号中断 。8051 ( reset) 、0 1 ( ) 具有较高的输出分辨率。当参考时钟频率和相位累加器的位 1( 、) 由外部控制系统给出, 从而产生频率可控的正弦信号。该 int0int1 硬件接口电路如图 所示3 : SETB FQ_UD CLR FQ_UD RET 图 硬件接口电路3 DDS 算法2.3 主程序图图 4 方式并行接口 方式的并行接口电路比较简单 但 2.3.1 I/O I/O , 用 单 片 机 资 源 相 对 较 多 的 数 据 线 与 口 相 连 , AD9850 D0,D7 P0 , 占结束语3. 所有的时序关系均可通过软和 分别与 和 相连fq_ud wclk P2.2 P2.4 , 目前 主要存在输出频带宽度有限输出杂散大这两个缺点DDS 、。 件控制实现。 由于 芯片一般工作在几十兆赫兹到 之间输出频带宽DDS 400MHz , 将 控制字从高至低存放于 至 中发送控制字的程DDS 30H 34H , 度有限主要指上限频率而我军采用的无线电罗盘上限频率一般低于 , [3]序清单如下 :输出频率进行分频得到的信号能完全满足 因此通过对 400MHz, DDS MOV R0, #05H 无线电罗盘接收电路的需要输出杂散主要来于相位累加器相; DDS : MOV R1, #30H 位舍位误差造成的杂散幅度量化误差由存储器有限字长引起造成 ( ) 、DD: MOV P0, @R1 的杂散非理想特性造成的杂散由于现在 器件转换速率不 、DAC DAC 。断提高这一缺点的影响已经越来越小随着微电子技术的发展SETB P2.2 , DDS , 。芯片的价格将越来越低廉技术 因此在无线电罗盘中采用 DDS , DDS CLR P2.2 的条件也日趋成熟将 技术应用于无线电罗盘可大大提高无线 。DDS , INC R1 电罗盘的频率精度和工作稳定性当前新型的无线电罗盘普遍采用总。DJNZ R0, DD SETB P2.4 技术可以在不增加系统复杂性的前提下提高系统采用 线控制DDS ,CLR P2.4 的稳定性而对于型号较老的无线电罗盘技术加以改若采用 , DDS 。END 进则需要对系统作较大的改动技术去改进它 因此不建议用 , , DDS 程序算法程序中单片机输入频率数据 个字节与输2.3.2 F ( 3 ) 们 。 出频率数据 个字节间的变换算法见下式Δf( 4 ) : Δf*fclk 参考文献 F= 32 2高 卫 东 等芯 片 信 号 源 的 研 制 实 验 室 研 究 与 探 [ 1] . AD9850 DDS [ J] . 外部参考时钟频率为 。 40MHz索, 2000, ( 5) . 主程序流程图如图 所示, 初始化程序可设计如下: 4 AD9850 胡恩蔚高信令蔡明政集成电路数据手册接口电 路 北 [ 2] . 【M】、、初始化信号脚 : CLR WCLK 京电子工业出版社年第 版 : 1994 1 8- 90. 。CLR FQ_UD 芯片 的工作原理及其与单片机的接口国石雄等[ ] [ ] 3. DDS AD9850 J.SETB WCLK 设置为串行输入: , , ( ) 外电子元器件 20015.CLR WCLK ? T G 0 GX 0 A应用以上结论完成下题 :1 T上 接 第 页 令 则 ( 135 ) C= , CAC = 1!"11 !"!" 222T 例 判别二次型 是否正定1 a 01 0X3.1 f(x ,x ,x )=x +2x +3x - 2x x - 2x x 。1 2 3 1 2 3 1 2 2 3 nn TG 0 EGX 1 - 1 0 n-1 = ,!"!" T 二次型的系数矩阵为 解01 XG a: A- 1 2 - 1 nn "! TE- GX 3 0 - 1 n-1 令 C= 则,2!" 0方法一、由矩阵 的特征多项式 1 A TTE0 EE- GX - 1 1 0 !GX n-1 n-1 n-1 TTC= = C AC C 2 1 1 2 ! " ! " ! " TT22a 0 1 - XG 1 XG |E- A|= 1 - 2 1 =(- 2)(- 4+1) !!!!!nn E0 0 1 - 3 !n-1 !"TT 0a- XGGX nn的特征值为 因此二次型正定求得 全为正A 2, 2? 3 , , 。 *TT令 则有C=CC,a=a- XGGX, 12nn1 - 1 方 法 二 的 顺 序 主 子 式 为, 、A ?=1>0?= $ , ?=|A|>0, ’ >01231 % (2 - 1% % (1 2由定理 得二次型正定 T3.3 。 %(两边取行列式得由条件因此 ,|C||A|=a,|A|>0, a> CAC= % (# % 结束语?(% ( % ( a )& 本文主要是从理论的角度简单研究对称矩阵的正定性从对称矩。0, ( 阵与正定矩阵的关系出发, 给出对称矩阵正定性的判别条件。$ $ ’ ’’ ’$ $ 111(% (1 % % %( ((% % % %( ( %% (1 1 % ( % (1 1 参考文献 ( %% (( %(% ,= % % ((( % (%1 1 [ ] 王萼芳, 石生明, 高等代数, 北京: 高等教育出版社, 第二版, 年 月%1[M]1988 3 . ( 1 (% #(% % ( % (% ( (( % % ( % % ((%( % ( [ ] 王维生, 实对称矩阵的等价表征, 哈尔滨工业大学学报, 2[J]1995(4).a 1 a a) )& & &*)& *) [ ] 金义明, 丁嘉华, 王海敏, 线性代数, 北京: 中国物资出版社, 年 月 3[M]2002 6 .因此与单位矩阵由定理 得是正定矩阵, A , 3.2 , A 。(