中规模组合逻辑电路的设计实验3

中规模组合逻辑电路的设计实验3 山东英才学院 计算机电子信息工程学院实验报告 成绩________ 课程名称 指导教师 实验日期 院(系) 专业班级 实验地点 学生姓名 学号 实验项目名称 实验三、中规模组合电路设计实验 一、实验目的和要求 1、了解中规模集成电路的使用方法。 2、掌握中规模集成电路设计组合电路的方法 3、通过实验验证设计的正确性 4、训练正确接线与排除故障的能力。 二、实验原理 1、二进制译码器又称变量译码器，用于示输入变量的状态，若有n个输入变量，则有个输出端供其使用，每一个输出端所代表的函数对应于n个输入变量的最小项，即。因此，二进制译码器配合上与非门能够实现函数。 2、数据选择器又称多路选择开关。数据选择器的主要作用是在地址码的控制下，从多个输入数据中选择其中一个送至输出端。通常把数据输入端的个数称为通道数。它除了具有选择信息的功能外，更广泛地用来形成各种逻辑函数。 三、主要仪器设备或材料 1、SZL-1型实验箱 1 台 2、3线-8线集成译码器 74LS138 1片 3、四选一数据选择器 74LS153 1片 4、其他必要的门电路。 四、实验方法与步骤(可加附页) 1、测试3线-8线集成译码器74LS138的逻辑功能。 实验图如上所示，改变输入端AAA的逻辑状态(000-111)，用0，1显示并记录输出端，，YY21002，，，，的逻辑状态，并把结果记如下表中。 YYYYY35674 2、译码器作为脉冲分配器的应用。实验如所示 使能端S1加高电平，1Hz连续脉冲信号加到端，端接地，输入端AAA作地址端依次改变SS21012 AAA的逻辑状态(000-111)，观察输出端，，，，，，的变化。 YYYYYYY2100356724 3、利用3线-8线集成译码器74LS138设计组合电路一位全加器。(在附加页) 五、实验数据记录、处理及结果 根据实验数据记录，由此得出结论:通过对设计的电路分析和实验数据的分析、其逻辑功能，实验成功。 六、讨论、心得 山东英才学院 计算机电子信息工程学院实验报告(附页) 改变AAA的逻辑状态(000-111)，观察输出端F1,F2的变化，并记录填入下表中。 210 4、测试74LS151的逻辑功能 如上图所示，将74LS151连接到实验箱上，测试其逻辑功能。做记录，填入下面表格中，并 分析其功能。 输 入 输 出 D A A Y 12 S ，，，1 0 D 0 0 0 D 00 D 0 1 0 D 11 D 1 0 0 D 22 D 1 1 0 D 33 山东英才学院