电子秒表设计

课 程 设 计 课程名称_电子技术综合与实训 题目名称__电子秒表____________ 学生学院__自动化学院____________ 专业班级__ _______ 学    号____________ 学生姓名___ _____________ 指导教师___张学习 ________ 2012年 11 月 30 日 广东工业大学课程设计任务书 题目名称 电子秒表 学生学院 自动化学院 专业班级   姓 名   学 号       1设计任务及要求 1.1、课程设计的内容 1）利用各种器件设计电子秒表，电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时、继续计时、定时以及简单记忆等控制功能； 2）利用DE2板对所设计的电路进行验证； 3）总结电路设计结果 。 1.2、课程设计的要求与数据 1)  秒表由5位七段LED显示器显示，其中显示分辩率为0.01 s，计时范围是0—9分59秒99毫秒； 2)  具有清零、启动计时、暂停计时及继续计时等控制功能； 3)  控制开关为两个：启动（继续）/暂停记时开关和复位开关； 4)  具有简单的记忆功能，即：能够记忆最近3次记录的时间，并用LED显示其中最大的时间值和最小的时间值。 1.3、课程设计应完成的工作 （一） 设计思路 1．学习要求： 复习锁存器、数值比较器、以及加/减计数器的工作原理，分析与设计时序控制电路。画出自动电子秒表的整机逻辑电路图，掌握电子秒表的工作原理及其设计方法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。例如：数值比较器74LS85、RS锁存器74LS279以及十进制同步加/减计数器74LS192。 2 . 设计思路： 1) 时钟发生器：利用DE2板上提供50MHz和27MHz的时钟，需设定 lpm_counter分频器（或者74LS292、74LS56分频器）对系统时钟进行分频，产生100HZ的脉冲； 2) 计数器：对时钟信号进行计数并进位,毫秒和秒之间10进制,秒和分之间60进制； 3) 译码器：对脉冲记数进行译码输出到显示单元中； 4) 显示器：采用5个LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位； 5) 控制器：控制电路是对秒表的工作状态（计时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。 （二） 模拟仿真 使用QUARTUS II软件，用原理图输入方法，进行编译，仿真。 （三） 下载 模拟仿真结果正确后，结合实验板设置各输入、输出端；指定下载芯片，重新编译。编译结果正确后下载到相应芯片中。 （四） 实验结果验证 下载完成后，在实验板上验证结果。 1.4、课程设计进程安排 序号 设计各阶段内容 地点 起止日期 1 查找相关资料 宿舍 图书馆 2012.11.26--2012.11.26 2 设计实验电路图 宿舍 2012.11.27--2012.11.28 3 软件仿真调试 宿舍 2012.11.28—2012.11.28 4 实验板上调试 实验室 2012.11.29—2012.11.29 5 演示及答辩 实验室 2012.11.29—2012.11.29         发出任务书日期：    年    月    日    指导教师签名： 计划完成日期：      年    月    日    基层教学单位人签章： 主管院长签章： 摘 要 电子秒表在生活中可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。有机械秒表和电子秒表两类。机械秒表与机械手表相仿，但具有制动装置，可精确至百分之一秒；电子秒表用微型 电池作能源，电子元件测量显示，可精确至千分之一秒。广泛应用于科学研究、体育运动及国防等方面在当今非常注重工作效率的社会环境中，定时器能给我们的工作、生活以及娱乐带来很大的方便，充分利用定时器，能有效的加强我们的工作效率。 数字电子秒表是利用数字电子技术把模拟信号转换成数字信号来完成的，具有直观、准确性高的特点。 关键词：电子秒表、计时、定时器、Quartus II 目录 1设计任务及要求    2 1.1、课程设计的内容    2 1.2、课程设计的要求与数据    2 1.3、课程设计应完成的工作    3 1.4、课程设计进程安排    3 2 原理与模块介绍    5 2.1、时钟模块    5 2.2、计数模块    5 2.3、显示模块    5 2.4、储存模块    5 2.5、比较显示模块    5 3、设计    5 3.1 设计方案    5 4、实验结果与数据处理    5 4.1、仿真的电路图    5 4.2、仿真结果如下：    5 4.3、 管脚的分配如下（部分）：    5 4.4 系统整体功能测试    5 5、结论与问题讨论    5 5.1、任务的完成程度    5 5.2、设计中碰到的问题    5 5.3、电路改进    5 6、收获与心得    5 参考文献    5 2 原理与模块介绍 此设计主要分为5个模块，分别为时钟模块，计时模块、显示模块、储存模块和比较显示模块，下面分别介绍各个模块。 2.1、时钟模块 此模块是用来把实验板上50MHZ的脉冲分频为100HZ的脉冲。用74292分频器把50M的脉冲分频成为95HZ（约等于100HZ）。电路图如下： 其中CKK1为输入脉冲信号，Q为分频后的输出脉冲。 2.2、计数模块 计数模块用了5片74160十进制的计数器，每一片计数器负责计数一位时间。十秒位的芯片接成6进制，其余的是十进制。同时，计时器的毫秒的个位的使能端是作为控制开始暂停和继续（start）的控制端。电路图如下： 2.3、显示模块 显示模块用7447七段显示译码器把74160的计时时间译码然后再数码管上显示出来。 电路图如下： 2.4、储存模块 储存模块是用15快74194接成3组20位的并行输入并行输出来储存最新的三组数据。30块芯片的CLK端都接在一起，每给一个脉冲信号就储存一次数据。电路图如下： 2.5、比较显示模块 该模块是用15块7485接成3组20位数据比较器。比较完的结果再用门电路把最大和最小的时间选择出来，最后通过7447七段显示译码器译码接到数码管上显示。电路图如下： 3、设计方案 3.1 设计方案 采用芯片CycloneⅡEP2C35F672C6、共阴的七段数码管、按键、开关、设计。EP2C35F672C6是Cyclone器件,Cyclone可以最多支持129个通道的LVDS和RSDS。Cyclone器件的LVDS缓冲器可以支持最高达640Mbps的数据传输速度。与单端的I/O口标准相比，这些内显置于Cyclone器件内部的LVDS缓冲器保持了信号的完整性，并且有更低的电磁干扰、更好的电磁兼容性（EMI）及更低的电源功耗。采用此芯片设计简单,不需要用汇编语言编写程序,直接用VHDL编写即可以. 4、实验结果与数据处理 4.1、仿真的电路图 （注意，仿真时候电路的时钟模块必须去掉，把CLK信号直接接到计时的信号端） 用来仿真的电路图如下： 4.2、仿真结果如下： 4.3、 管脚的分配如下（部分）： 4.4 系统整体功能测试 各模块测试完成后，把几个单元电路连接起来，进行电子秒表的总体测试。把编译好的电路程序下载到ED2板后数码管显示全0，把SW0（CLR按钮，低电平清零）拨到高电平，把SW2（START按钮，高电平启动）拨到高电平，电子秒表开始计时，数码管开始显示计时时间。把SW0拨到低电平，计时清零。在SW0为电平SW2为高电平期间，把SW1（SAVE按钮，一个脉冲保存比较输出最大最小时间一次）有高电平拨到低电平再拨到高电平，数码管显示出最大，最小的时间。 5、结论与问题讨论 5.1、任务的完成程度 基本上达到任务的要求。但是由于实验板上数码管的位数不够用和考虑到整个课程设计的时间问题，在设计的时候把时间的最大最小值仅用时间的秒的个位来表示。 5.2、设计中碰到的问题 整个电路的设计过程中，我觉得最难完成的模块就是显示最大最小值模块的设计。最开始我是用74153M数据选择器把比较完的结果通过们电路的译码选择出最大最小的值送少7447的。电路图如下（最大值的部分）： 但是，仿真结果不成功，就把这部分的设计直接用门电路完成，电路图如下： 之所以用74153M设计不成功，但是思路是正确的，应该是门电路在译码的时候出了问题。 5.3、电路改进 因为这个是计时的电路，所以时钟模块的设计应该是分频后的频率无限接近100HZ，所以可以用6块74160把分频器接成50000进制计数器。那么当输入脉冲为50MHZ，分频后的频率刚好为100HZ。 6、收获与心得 课程设计实际上只用了两天时间把电路调试好，每天都是起床后就对着电脑开始设计电路一直到晚上的9点多，发现搞技术真心的累啊。不过，所谓一分耕耘一分收获，经过这次的项目后，对数字电子电路所学的内容有了更加深刻的理解。学了的知识还不是自己的，运用上的知识才是属于自己的真正知识。其次，对Quartus的操作和整个设计的更加的清晰了。 参考文献 1. 阎石. 数字电子技术. 高等教育出版社,2006. 2. 李洪伟. 基于Quartus II 的FPGA/CPLD设计. 电子工业出版社，2006.