两种电流反馈放大器比较

两种电流反馈放大器比较 Desi~n&AoDlication应用 两种电流反馈放大器比较 简介 许多工程师由于一些误解,现在仍 然拒绝使用电流反馈(CFB)放大器. 多数运算放大器电路是执行经典控制 理论的闭环反馈系统.模拟电路设 计者习惯于在闭环系统中使用电压反 馈(VFB)运算放大器,并熟悉其理想 状态下的近似反馈允许值.这篇文章将 阐述如何同样方式使用CFB运算放 大器一旦理解了闭环的相似之处,就 很容易理解多数使用VFB放大器的电 路同样可以用CFB放大器,而且在高 频条件下会有更好的效果. 两种放大器末端结构图 图1显示了一个VFB放大电路开 环的末端特征:理想情况下反相和同相 输人都有无穷大电阻,输出是一个零阻 反相和同相输入之间的压差 抗电压源. 控制着电压源(A(s)).反馈使这里的 压差趋为零. V 7_-=一 z.=0 Vo=^1 图1VFB0p放托模型 图2显示了一个CFB放大器的末 端特征一理想情况下,放大器输入端之 间的单位增益缓冲器使同相输人阻抗 无穷大,而反相输人阻抗为零.由于电 世界电子元器件2001,, 压源的原因,输出阻抗为零.反相输人 流出的电流控制电压源(z(s)),反馈 使这里的电流为零. V z_=0 z.=0 vo=z【s】I.w 图2电流反馈0P放太模型 两种闭环反馈 图3显示了反相增益的基本配置.这个电路对CFB放大器和VFB放大器 都正确.有一点值得注意,CFB放大 器的反馈电阻值是有限制的: vo 图3反相增益电路 对于图3的电压放大器,转换公式可以 用以下方程式获得: Vl:0 v0:一A(s)v' 一 一 场 R.R, 配置如图3的电压放大器的转换 公式是 R v0一R一— I+—R1 A{s) 由于A(s)阻抗接近无限,闭环增 益是一【R2/R1).转换函数的分母决定了 闭环电路的频率响应.噪声增益【1+ R2/R1)和频率依赖源出现在分母上这 使闭环增益和带宽之间发生r关系:一 个高增益配置电路将具有比低增益电 路更小的带宽.南于电路移向低增益, 所带宽增加,但相位裕度却丢失了, 引起电路不稳定: 转换公 对于图3的CFB放大器, 式是一(R2/R1),结果由以下方程式得出: V【=0 v0=74s)lil R v _ j L+I … " v R o 2 一 配置如图3的电流放大器的转换 公式是: R vo — R1 一— I+ — R2 Z{s1 由于Z(s)阻抗无穷大,闭环增益 是一(R2/R1).注意反馈电阻只与Z(s) 有关系.只有反馈电阻影响闭环频率响 应. 一 个CFB运算放大器通常要采用 一 个特殊的反馈电阻以达到在特定增 益下有最平整的响应曲线.闭环带宽由 57 V0 图4堕住增益缓冲嚣 反馈电阻决定,而不是增益.也栽是说 当反馈电阻两倍于厂商的推荐值时,会 使带宽减半:当反馈阻抗减小时,相位 裕度会减小.当R2/Z(S)等于一1时, 环路处于不稳定状态: 中应注意的问题 CFB和VFB放大器的设计考虑不 同,一般来说,VFB放大器提供: ?低噪声 ?更好的直流性能 ?反馈不受限制 CFB放大器提供: ?增益带宽阻抗 ?更快的转换速率 ?低失真 ?反馈限制 实现电流反馈放大电路的一个常 见错误是通过减少反相输入的输出来 配置单位增益缓冲器.这将引起电路振 荡.电路要在反馈中使用推荐的反馈电 阻以在短路时保持稳定: R 图5积分器电路 另一个例子是积分电路通常通过 在放大器反相输入和输出之间放置一 个电容来实现.需紧记的是,高频条件 下,电容的阻抗往往较低,无法保证稳 定性.适当的反馈电阻应当与反馈电容 串联.这样可以稳定放大器,并可将一 个高频零引进积分器转换功能. 低开环反相输入阻抗也会引起设 计师的较多关注,它常常被看作是致使 CFB放大器不适合微分放大器的原因. 实际上,与用VFB放大器实现的类似 电路相比,高频微分放大器使用低输人 阻抗会具有更好的效果. 从以上分析可以看到,VFB和CFB 都能用于相同的闭环设计VFB有一种 增益一带宽性质,它可以限制最低的稳 定增益.而对于CFB放大器,则由最 低的稳定反馈电阻来限制. 这两种放大器拓扑结构都可在闭 环结构中实现相同的设计思路.CFB放 大器可用于任意增益配置,并且在高频 条件下会使电路有更好的性能. (权岫 XilinxISE4.1i使IRTEX—lIFPGA设计时速超过300MHZ 近日,赛灵思公司(Xilinx)集成软件环境(1SE)的 41I最新版本问世.新版本可主动解决设计过程中的时序瓶 颈,结果质量(OoR)比31I版最高可提高75%,设计时 的运行时钟速度超过300MHz:此外,新版本还集成了下 一 代物理综合设计工具,包括Synp/city公司的Amplty 和Synopsys公司的PrimeTime和Formolity所提供的高 级验证功能. 主动时序收敛技求lSE提供独特的主动时序收敛的 技术包括4种关键技术:物理综合,智能布局和布线算法, HDL分析以及时序交叉探查(Cross—Probing). 枷理壤奇技主要是通过物理布局和时序信息优化所 有的关键设计路径. 高n时序驱动布愚布或技术可通过扫描整个设计来首 先实施关键路径,降低时序延迟. HDL分析功能提供为了满足时序要求对设计源代码 和约束条件进行修改的建议. 交叉挥查是Xilinx公司时序分析器(Timinganalyzer) 的功能,可通过XitinxFJoorpJanner或第三方厂商的技术察 看工具("TechnologyViewer")显示设计中的关键路径 通过将这些路径在物理设计,综台逻辑或HDL源代码中高 亮显示.缩短调试时间: 首次骺式验证lSE41I软件第一次包括了支持对 FPGA设计进行形式验证的SynopsysFormolity和Verplex ConformolLEC(匣来的名称为Tuxedo1,可以在设计流程 中快速地检验其高密度设计,加快产品上市时间. 扩展工具支持lSE的项目浏览器(projectnovigotor) 中新近集成了所有主要第三方可编程逻辑综合工具.现在, 用户可以通过项目浏览器选择Synopsys公司的FPGAEx— press,Synplicity公司的Synplify或者是Xilnx公司的综 以及Exemplar公司的LeonardoSpec— 台技术(XST)工具, lrum综台工具. 新用户版本9月起开始供货.衄 nlxilinx.comlise 世界电子元器件2001.9