高级动态性能模数转换器

130 高级动态性能模数转换器 HighDynamicPerformance12／14bitADC 栏i矧 美虽国家半导体公司数据转换系统产品部Byung—MooMin，Dong—MyungChoi 摘要： 本文介绍了美国国家半导体套司推出的ADCl2C／DSxxx与 ADCl4C／DSxxx系列ADC的性能厦其接口解决方案。 关键词：ADC；LVDS；数据转换器 图1ADCl4C105以 105MSPS采样率工 作时，信噪比及无杂 散信号动态范围的频 率变化 ^￡)ci2C／DSxxx与ADCl4C／DSxxx ADCl2C／DSxxx和ADCl4C／DSxxx系 列模数转换器内置高性能的采样及保持放大 器和高精度带隙电压参考电路，输入带宽高 达1GHz，因此可阻支持中频采样工作。此 外，这系列芯片输入方面有单及双通道，而 输出方面有并行CMOS及串行LVDS可供选 择，更容易将FPGA或ASIC与模拟／数字转 换器连接一起。这系列芯片的各型号产品都 引脚兼容，确保系统可以轻易由12位升级至 14位，部分芯片更可在摄氏-40至+85℃的 广阔工业温度范围内工作。单通道的型号采 用32引脚的LLP封装，尺寸5mmX5mm， 而双通道的型号则采用60引脚的LLP封装， 尺寸9mmX9mm。 这系列模数转换器若以1GHz以上的满 功率带宽工作，则具有优良的动态性能及线 性度，功耗较低。这系列芯片若以高达 300MHz的输入频率工作，其无杂散信号动 态范围(SFDR)可高达80dB。若采用30V的 供电电压，其功耗更低至320mW。即使输入 频率超过300MHz，信噪比仍然高达70dB以 上，让系统师可以充分利用这个低 噪声的优点，改善移动电话基站的接收能力。 由于这系列芯片具有高带宽及高采样率的优 点，因此可以支持频采样。换言之，系统 无需加没下变频级，为系统节省可观的成本， 而且低功耗的特点也令系统更稳定可靠。最 后要强调的一点是，这系列芯片的带宽很高， 因此驱动器放大器不会受太多的限制，让工 程师可以精简信号路径的滤波系统。 若模拟输人频率较低，则以80MSPS的 采样率工作，其信噪比可达75dBFS，SFDR 可达90dB，有效位数(ENOB)12位。若采样 率为105MSPS，信噪比可达74．5dBFS，SFDR 可达90dB，ENOB可达11．9位。至于直流电 方面的表现，这系列模数转换器的输入偏移 误差±1mV，增益误差±05％FS，微分非线 性(DNL)误差±05LSB，而积分非线性(INL) 误差±1．5LSB。由于这系列芯片采用先进电 路设计，因此功耗可降至最低，实际功耗则 取决于工作频率。由于时钟输出引脚的上升 边缘位于输出信号眼图的中央位置，因此系 统设计工程师可以利用时钟输出引脚捕捉并 行的CMOS输出数据。 商速传输的解决方案 ADCl4C105双通道模数转换器可将两 条通道的不同参数互相对准，在对准过程中， 万方数据 雌：磬 芯片先将所取得的CMOS时钟输人传送到芯 片的核心，然后由一条缓冲通道再将时钟输 入传送到双通道的时钟输人端，整个过程只 需4个CMOS栅极。此外，芯片内部区段分 隔及供电路径极为匹配，使通道间的孔径抖 动失配不超过30fs，而通道间的孔径延迟失 配则不超过50ps。此外，这款双通道模数转 换器的通道问增益误差失配不超过± 0．2％FS，偏移失配不超过±lmV，而通道问 的串音干扰则达到一95dB以上。 LVDS是个电磁干扰极低的接口解决方 案，最适用于高速的数据转换器，已成为高 速数据传输的接口。串行LVDS输出模 数转换器设有单线厦双线两种不同的数据传 输模式，这种设计的目的是要降低LVDS数 据传输率一半。单线模式适用于25MSPS至 65MSPS的范围，这个范围内的采样率相当 于350Mbps至910Mbps的数据传输率。双线 模式的数据传输率刚好是上述传输率的一半， 因为LVDS输出引脚的数日增加了一倍，因 此，LVDS模数转换器若采用双线模式工作， 转换率便可提高到50MSPS至105MSPS的范 围内。 LVDS接口设有偏移模式和字对准模式 两种不同的数据捕捉方式，以便解串器更易 捕捉数据，用户则可按照个别应用的需要，选 用适合的数据捕捉方式。正如图2的数据所显 示，SD0／SDl两条通道采用字对准的模式作 为预设模式。若采用偏移模式，SD0通道的 数据比SDl通道的数据延迟半个字。换言之， 加设双线模式这一选项可以精简高速数据传 输系统的设计，使工程师的设计工作变 得更为容易。 为了确保LVDS接口的调试功能，芯片 可以支持不同的测试横式，包括预设测试模 式和用户自选测试模式。此外，这款双通道 芯片的许多功能都可加以设定，例如，可以 将个别控制引脚连接电源或地线，然后进行 设定，也可利用串行外围设备接口(SPI)设定 有关功能。 图3显示一幅典型的眼图，图中清楚显示 串行LVDS接口如何传送数据。图中的信号 以80MSPS或1．12Gbps的速度传送，信号抖 动，例如随机抖动、确定性抖动以及不同数 据的不同抖动，都清楚显示出来。以上抖动 所产生的任何影响都必须计算在内，以便取 得数据捕捉窗口。这款模数转换器为数据捕 捉提供90％的窗口容限。 IDCW=80MSIs×14bit=l12Gbps=lbit／ 892．9ps ADCW=100X(1一Tj／IDCW)=100×(1— 85p“892．9ps)=90．5％ 公式中的IDCW是理想数据捕捉窗口， 而ADcw是真实致据捕捉窗II。碰 图2双线模式的定时 时序图 图3ADCl4DSl05 芯片以1 12Gbps速 度工作时的眼图 131 万方数据 高级动态性能模数转换器 作者： Byung-Moo Min， Dong-Myung Choi 作者单位： 美国国家半导体公司数据转换系统产品部 刊名： 电子产品世界 英文刊名： ELECTRONIC ENGINEERING & PRODUCT WORLD 年，卷(期)： 2007，""(9) 被引用次数： 0次 相似文献(10条) 1.期刊论文 Matthias Feulner 通信接收机的高速ADC使用串行LVDS接口 -电子设计应用2010,8(2) 本文在介绍了目前多通道接收机采用串行接口高速ADC的必要性的基础上,详细分析了德州仪器新一代采用串行LVDS接口的ADC的优越性能. 2.期刊论文 潘未庄.Pan Weizhuang 采用FPGA实现音频模数转换器 -单片机与嵌入式系统应用2009,""(4) 简要分析sigma-delta(ΣΔ)架构模数转换器(ADC)原理,提出一种基于FPGA内部LVDS(Low Voltage Differential Signaling)接收器的音频ADC架构 ,并给出在FPGA上的实现结果.在FPGA内部实现音频ADC,具有扩展方便灵活,实现简单,集成度高等优点. 3.期刊论文 张宁.许洪光.张钦宇.ZHANC Ning.XU Hong-guang.ZHANC Qin-yu AT84AD001型ADC在2GHz高速信号采集 系统中的应用 -国外电子元器件2006,""(10) 介绍了一种最大采样率可达1GS/s的新型双通道并行8位高速A/D转换器AT84AD001的性能特点.该器件具有多种模拟输入和时钟输入方式,可实现多功 能的数据采集电路方案.详细描述了AT84AD001在并行交错模式下的工作原理,并介绍了其在2 GHz信号采集系统中的应用,给出了设计方案和AT84AD001与 FPGA的接口框图. 4.学位论文 杨小宝 CCD成像电子学控制与采集系统的设计 2010 本论文题目来源于“高分辨率CCD成像电子学系统”实际项目，文章主要 介绍了该系统的控制部分，对软件、硬件原理功能及其实现分别进行了讨论。系 统主体分为基于FPGA的下位机部分和基于MFC的上位机部分。下位机部分主 要完成图像的获取，并以高速LVDS进行传输；上位机部分主要完成图像的采集 以及显示与存储。 下位机部分是围绕着核心器件CCD来设计的。CCD驱动电路的关键部分是 时序脉冲产生电路，目前国内外大都采用可编程逻辑器件来设计这部分。在本设 计中，针对所选CCD芯片的类型和特点，这部分主要由FPGA来完成。FPGA作 为系统的控制核心，主要承担与PC机通过RS-422接口进行通信、对可编程AD 通过SPI接口进行配置、控制4路ADC的采集过程、对采集到的4路数据进行 缓存重新排序处理、对灰度直方图进行统计以及将排好序的图像数据配合像素同 步信号、行同步信号和帧同步信号传输给LVDS驱动单元。LVDS驱动单元将 LVTTL的图像数据转换成LVDS信号传输给上位机。 上位机部分利用MFC设计人机交互界面，通过RS-232完成对下位机的远程 遥控；利用LVDS图像采集卡PCI-1424对下位机传来的高速图像数据进行采集； 对于黑白版本的CCD，图像存储为无压缩的位图格式，对于彩色版本的CCD还 需通过色彩插值算法形成RGB彩色图然后存储为无压缩的位图格式；同时，上 位机还能实时显示下位机传输过来的图片，实现图片预览功能。在采集和存储过 程中，为防止图像数据帧丢失情况的出现，采用了多线程技术。 设计完成后，对整个系统进行了调试，各项功能都得以实现，能够获得高分 辨率的清晰图片。 关键词：电荷耦合器件；FPGA；LVDS；RS-422；多线程技术 5.期刊论文 冰 8通道12位70 MSPS带LVDS接口的ADC -电子产品世界2004,""(5) 为适应用户在成像系统(如超声波)、无线通信、光网络、仪器仪表等领域多通道应用要求,TI公司推出8通道10/12位带LVDS(低电压差分信号传输)接 口的高速超低功耗ADC系列ADS527x.该系列ADC集高性能、低功耗、高集成度于一身,具有优异的性价比. 6.外文会议 Qin Tang.Qin Yin.Jian-hui Wu Low Power LVDS Driver Used in ADC Systems A low power LVDS Driver embedded in ADC system is presented. A new current mirror circuit is used to guarantee the matching between the top and bottom current sources. The current flowing through the termination resistors can be controlled by an off-chip resistor. By combining the design concepts of prior arts, the driver is fabricated in a 0.18um 1.8V CMOS process. The simulated results show that it guarantees 100 Msps data rate of high-speed pipelined ADC with the consumption of 12.78 mw/bit. 7.期刊论文 王冰.靳学明.韩华 DBF体制雷达中多通道数字中频接收机设计 -现代雷达2003,25(12) 介绍了DBF体制雷达中多通道数字中频接收机的研制思路、方案,其基本思想是用中频直接采样和数字I/Q解调技术代替模拟I/Q解调;并应用LVDS技术 解决DBF体制雷达系统中多信道、高速大容量数据的传输问题.详细分析了研制中的关键技术;给出了试验测试结果. 8.期刊论文 Robert LeBoeuf 串行LVDS接口ADC改善电路板的布线设计 -电子设计应用2005,""(11) 当共模信号较难处理或对系统有负面影响的时候,需要进行信号调理.部分系统的设计会将模拟变换器输出的单端信号转为全差分信号,然后将这些信 号传送到差分输入ADC.这种设计的优点是,大部分混入差分线路的噪声会同时出现在两条线路上(假设差分线路都是按差分方式平衡布局). 9.外文会议 Van de Maele. W..Stevens. F..Huot-Marchand. A..Sekerkiran. B. A mixed-signal chip with HV-protected pins in 0.35-/spl mu/m-based HV-technology This paper describes a mixed digital-analog high-voltage ASIC. Designed in a 0.35 /spl mu/m based high-voltage technology, it has integrated a large set of functions ranging from switched mode power supplies, low drop regulators and switchable supplies, over precision ADC and monitoring functions, to high speed data processing and communication. The circuit is operated in a harsh environment, which causes short circuits of several pins to the ground or to the HV supply up to 60 V. Besides the new solutions for common circuits to come to an area-efficient power-critical implementation of the customer's specifications, a lot of attention had to be paid to these short circuits. 10.学位论文 张娜 超高速数字CMOS图像传感器关键技术研究 2008 随着半导体制造技术，以及电路技术的迅速发展，CMOS图像传感器（CIS）在暗电流、噪声、填充因子和动态范围方面的不足被大大改进，并以其低 成本、低功耗、易集成和读取灵活等优点广泛应用于消费类数码产品、医学、工业监控等诸多领域，逐步取代CCD图像传感器的主流地位。随着像素阵列 增大，图像传感器分辨率增加，“高速”成为CMOS图像传感器发展的新趋势。 本研究针对CMOS图像传感器对大数据吞吐量和高图像质量的要求，分析和比较了三种不同类型的数字CMOS图像传感器，最终选择半并行工作、处理 速度较高、图像质量较好、并特别适合于像素阵列扩展的列并行处理系统。针对具体的高速应用领域，设计实现了两种不同结构的数字CIS高速列并行处 理系统，对于VGA级别，可实现30～1400帧/秒不等的高帧频。一种为集成了单斜模数转换器的较高速低功耗列并行处理系统；另一种为集成了RSD循环模 数转换器、低电压差分输出（LVDS）和锁相环（PLL）的高速列并行处理系统。详细阐述了两种列并行系统的结构和工作原理，以及系统中的功能模块 ，包括像素、采样保持放大器、模数转换器和读出电路的结构和电路设计。在0.35μ m工艺下成功的对关键模块和集成了单斜模数转换器的较高速列并 行图像传感器样片进行了流片，图像传感器样片能够得到清晰的动态图像，关键模块测试数据符合设计要求，验证了电路设计的正确性。 本文的创新性工作主要包括：①提出了一种适用于循环ADC的采样电容负载电容交换技术。该技术利用开关电容放大器电荷转移和循环ADC循环操作 的工作特点，每个周期交换采样电容和负载电容，使采样和放大工作同步进行，在不增加硬件复杂度的基础上，结合电容拆分技术，将CIS帧频提高到原 来的三倍。②提出了一种用于消除CIS列固定模式噪声的失调反向存储技术。该技术通过在采样过程中交叉跨接反馈电容，使得失调电压在转换过程中不 累加到输出结果中，并结合双采样技术，将由像素和处理电路引入的列固定模式噪声降低到误差容限范围内。③提出了一种适用于五管有源像素的复位 技术。该技术采用硬复位和软复位结合的方式，利用相邻晶体管阈值电压偏差一致的特点，消除了由像素内传输管引入的、不能通过双采样技术消除的 固定模式噪声，且无需额外的工艺步骤，大大降低了芯片成本。 本文链接：http://d.wanfangdata.com.cn/Periodical_dzcpsj200709024.aspx 授权使用：国电南京自动化股份有限公司(wfgdnz)，授权号：0a08cd83-5079-4df3-a0fb-9e3000bda2a3 下载时间：2010年11月16日