解析45NM纳米CPU制作工艺

解析45NM纳米CPU制作工艺 CPU的发展史也可以看作是制作工艺的发展史。如果想要提高CPU的性能，那么更高的频率、更先进的核心以及更优秀的缓存架构都是不可或缺的，而此时自然也需要以制作工艺作为保障。几乎每一次制作工艺的改进都能为CPU发展带来最强大的源动力，无论是Intel还是AMD，制作工艺都是发展蓝图中的重中之重，如今处理器的制造工艺已经走到了45纳米的新舞台，它将为新一轮CPU高速增长开辟一条康庄大道。 很多用户都对不同的CPU的制作工艺非常熟悉，然而如果问他们什么是制作工艺，65纳米、45纳米代表的是什么，有什么不同，这些问题他们未必能够准确地解答，下面我们就一起来详细了解一下吧。 一、铜导互连的末代疯狂：45纳米制作工艺 几乎每一次制作工艺的改进都会给CPU发展带来巨大的源动力。以如今炙手可热的Pentium4为例，从最初的0.18微米到随后的65纳米，短短四年中我们看到了惊人的巨变。如今，45纳米制作工艺再一次突破了极限，这也被视为是铜导互连技术的最终畅想曲。 1．制作工艺的重要性 早期的微处理器都是使用0.5微米工艺制造出来的，随着CPU频率的增加，原有的工艺已无法满足产品的要求，这样便出现了0.35微米以及0.25微米工艺，不久以后，0.18微米、0.13微米以及90纳米制造的处理器产品也相继面世。另外一方面，早期芯片内部都是使用铝作为导体，但是由于芯片速度的提高，芯片面积的缩小，铝线已经接近其物理性能极限，所以芯片制造厂商必须找出更好的能够代替铝导线的新的技术，这便是我们常说的铜导技术。铜导线与铝导线相比，有很大的优势，具体表现在其导电性要优于铝，而且电阻小，所以发热量也要小于现在所使用的铝，从而可以有效地提高芯片的稳定性。我们今天所要介绍的65纳米技术也是向着这一方向发展。 Intel在IDF 2007上骄傲地展示45nm工艺 光刻蚀是目前CPU制造过程当中工艺非常复杂的一个步骤，其过程就是使用一定波长的光在感光层中刻出相应的刻痕，由此改变该处材料的化学特性。这项技术对于所用光的波长要求极为严格，需要使用短波长的紫外线和大曲率的透镜，刻蚀过程还会受到晶圆上的污点的影响。每一步刻蚀都是一个复杂而精细的过程，设计每一步过程的所需要的数据量都可以用10GB的单位来计量，而且制造每块处理器所需要的刻蚀步骤都超过20步。制作工艺对于光刻蚀的影响十分巨大，这也就是CPU制造商疯狂追求制作工艺的最终原因 2．何谓45纳米制作工艺 我们通常所说的CPU纳米制作工艺并非是加工生产线，实际上指的是一种工艺尺寸，代表在一块硅晶圆片上集成所数以万计的晶体管之间的连线宽度。按技术述语来说，也就是指芯片上最基本功能单元门电路和门电路间连线的宽度。以90纳米制造工艺为例，此时门电路间的连线宽度为90纳米。我们知道，1微米相当于1/60头发丝大小，经过计算我们可以算出，0.045微米（45纳米）相当于1/1333头发丝大小。可别小看这1/1333头发丝大小，这微小的连线宽度决定了CPU的实际性能，CPU生产厂商为此不遗余力地减小晶体管间的连线宽度，以提高在单位面积上所集成的晶体管数量。采用45纳米制造工艺之后，与65纳米工艺相比，绝对不是简单地令连线宽度减少了20纳米，而是芯片制造工艺上的一个质的飞跃。 Intel展示45纳米工艺的晶元 如今最新的45纳米制造工艺可以在不增加芯片体积的前提下，在相同体积内集成多将近一倍的晶体管，使芯片的功能得到扩展。毫无疑问，信位宽度越小，晶体管的极限工作能力就越大，这也意味着更加出色的性能。对于Core架构的Intel处理器而言，更高的主频有着很大的意义，而且新的制作工艺令集成更多缓存变得轻而易举。下表是历代微处理器与制作工艺发展之间的关系： 微处理器 制作工艺 工作主频中位数 二级缓存 40486 0.5微米 50MHz 无 Pentium 0.35微米 133MHz 无（主板外置） PentiumII 0.25微米 333MHz 512KB（芯片外置） PentiumIII 0.18微米 750MHz 256KB Pentium4（Northwood） 0.13微米 2.6GHz 512KB Pentium4（Prescott） 90纳米 3.0GHz 2MB Core 2 65纳米 预测3.0GHz 2～4MB Penryn 45纳米 45纳米 预测4.0GHz 2～8MB         首次采用0.35微米制作工艺的Pentium让人记忆犹新 3．第三代单轴应变硅隧道 此次Intel在启用45纳米制作工艺时还引入了极为重要的改进型SOI变形硅技术，也就是第三代单轴应变硅隧道，这对于更好地改善电气性能有着极大的帮助。CPU所集成的晶体管是一个小开关，决定了电流的通与断，而在现实世界中，我们无法完全地控制电流，必须借助一些附加技术。SOI（Silicon-on-insulator，绝缘体硅片）就是为了防止泄漏电流和停止电流活动而设计的，变形硅则刚好相反，是为了驱动电流流动而设计的。事实上，SOI 与变形硅技术总是需要同时使用。 第三代单轴应变硅隧道将待变形硅片放在一种特殊的硅锗底基上，这种硅锗底基的原子间距离比待变形硅片原子间距离大，受底基原子作用，硅片中的原子也将向外运动，彼此间拉开距离，从而减少对电流的阻力。SOI变形硅有效地扩展了晶体管通道区域，把硅直接放到底层的顶部，可以预留更多的空间，更好地扩展到底层上，使上面的硅原子直接和低层相匹配，延伸硅元素到合适的通道中。硅原子有更多的空间后，电阻减少了，增加了电流通过的数量。最终结果是使电流流动强度提高了10～15%，或者使当前的电流更加顺畅，从而提高了晶体管的运行速度，提高了芯片的工作频率。 4．45纳米工艺的巨大价值 可以很明显地看出来，每次提高制作工艺都能够让主频大幅度提升，而二级缓存的容量也几乎是以倍增的方式来回报更先进的制作工艺。提升制作工艺意味着巨额的资金投入，改造一条芯片生产线往往需要花费数十亿美金，如果没有庞大的财力，将无法完成这样的任务。然而任何产业都是高投入带来高回报，一旦彻底掌握先进的制作工艺，CPU等产品的制造成本也能下降，反而带来更大的盈利空间。对于同样晶体管规模的半导体芯片，新工艺意味着更小的核心面积，而芯片的制造成本与核心面积的平方基本成正比。 几乎在每次制作工艺的改进过程中，Inte都领先了一步，IBM、摩托罗拉、AMD、TI、富士通、台积电、联电等半导体企业总是落后半拍。目前Intel已经成功地将45纳米应用于现实产品，而AMD和台积电等其它厂商都仅仅停留在“纸上谈兵”的层面。对于AMD而言，目前仅仅刚刚过渡到65纳米制作工艺，45纳米的暂缓使用将会再次使之无法赢得与Intel处理器之间的主频大战，从而令性能比拼处于相对被动的局面。然而目前紧盯65纳米制作工艺的不仅仅是Intel，包括AMD、VIA、摩托罗拉等CPU制造商也在不断努力，富士通、台积电、联电等专业代工厂商更是十分努力。从当前的发展趋势来看，第一款65纳米处理器将很可能出现在2007年年底或者2008年年初，而AMD则需要到2008年第二季度才会跟进。 二、制程与功耗的矛盾：45纳米工艺遭遇漏电危机 制作工艺对于CPU微处理器的重要性不言而喻，无论是提高主频还是集成更多的缓存又或是改进新的核心，这些都需要更为强大的制作工艺作为支撑。 一代又一代的微处理器发展史几乎可以看作是制作工艺的发展史。进入90纳米时代之后，业界一度停止发展的脚步，其中晶体管漏电便是主要原因之一。如果无法彻底解决这一问题，那么今后微处理器的发展之路将会布满荆棘。 1．晶体管连线宽度：90纳米后出现危机 我们通常所说的CPU纳米制作工艺并非是加工生产线，实际上指的是一种工艺尺寸，代表在一块硅晶圆片上集成所数以万计的晶体管之间的连线宽度。按技术述语来说，也就是指芯片上最基本功能单元门电路和门电路间连线的宽度。以90纳米制造工艺为例，此时门电路间的连线宽度为90纳米。CPU生产厂商不遗余力地减小晶体管间的连线宽度，以提高在单位面积上所集成的晶体管数量。但是，晶体管连线宽度的降低最终容易导致晶体管体积过小，此时也就是我们所说的“漏电”问题。以当前的晶体管生产工艺，如果体积太小，那么很有可能在“关闭”状态下仍然是通电的，这样就会带来绝对不可接受的电路错误。 进入90纳米时代后就开始遭遇漏电危机晶圆 2．CPU功率提升：晶体管漏电带来尴尬 晶体管漏电所带来的危机不仅仅是电路错误。随着芯片中晶体管数量增加，原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电流，随后泄漏的电流又增加了芯片额外的功耗。事实上，不仅仅是90纳米制作工艺遇到晶体管漏电的难题，65纳米和45纳米工艺更是面临艰巨的挑战。尽管晶体管漏电会导致芯片电路错误，但是当漏电现象控制在一定范围内之时，其实并不影响CPU的整体工作。不过可以肯定的是，晶体管漏电至少造成明显的功耗提升，这不仅仅是晶体管本身带来额外的发热量，还包括CPU为了解决信号模糊问题而不得不提高的核心电压。 我们可以发现，从0.13微米到0.09微米，不少CPU并未降低核心电压，其中一部分原因就是为了解决晶体管漏电问题。可是，当CPU电压无法降低之时，其功耗是很难得到控制的，最典型的例子莫过于AMD Athlon 64。同样是Socket 754接口的0.09微米工艺，移动平台的炫龙通过1.0V电压可以实现25W TPD功耗，而桌面平台的Athlon 64却高达62W。尽管这其中有工作主频和核心步进之间的区别，但是造成如此大的差距，核心电压的因素绝对不可忽视。至于Intel的Pentium D，在改用65纳米工艺之后，核心电压和功耗均未明显下调。毫无疑问，未来CPU的制作工艺改革必须建立在降低工作电压的基础上，而这也逼迫CPU厂商通过其它途径来解决晶体管漏电问题。 65纳米也没有让Pentium D彻底摆脱漏电危机 3．Intel 45纳米工艺的解决 进入45纳米时代之后，此时所面临的挑战更为艰巨。晶体管漏电至少造成明显的功耗提升，这不仅仅是晶体管本身带来额外的发热量，还包括CPU为了解决信号模糊问题而不得不提高的核心电压。为此，Intel在其45纳米工艺中融合了高介电薄膜（High-K Dielectrics）和金属门集成电路，有效解决了这场漏电危机。 高介电薄膜解决漏电问题 尽管最新的制作工艺还没有余地来解决高功耗问题，但是Intel将会在新处理器上推出被称为“Deep Power Down”的技术，实现更低的C6节电状态。新的C6状态可以将处理器的核心电压降至其所采用制程技术的极限，在该状态下除了降低处理器核心频率以外还将会关闭所有的高速缓存。在这种情况下，其功耗非常低，并且将会在新一代 Penryn处理器上得到应用。 三、铜导互连技术：艰难中的挣扎 目前的Intel Core2以及AMD K8处理器都采用金属铜导互连技术，更多的金属铜线互连可以优化电路板并提高制造密度，从而大幅度降低成本的同时为性能提升开辟道路。Intel 45纳米制作工艺在原先的65纳米基础上更进一步，采用了10层铜互连技术，使硅晶圆上的晶体管集成度再次提高。经过近几年的发展，铜工艺已经日臻成熟，进入量产阶段。但是更多的铜导互连层也会导致互联电路部分的信号延迟，此时Intel选择低介电常数的low k材料作为介电材料。单纯采用铜来代替铝作为互联材料可以降低信号延迟大约40%，而新型low k材料工艺能够在此基础上进一步使信号延迟降低20％左右，只不过这也控制晶体管漏电又是一对矛盾。 十分尴尬的是，此次Intel似乎已经用足了铜导互连技术最后的潜力。随着密度的增加，信号延迟问题变得越来越难以解决，而且即便是最新型的low k材料也难以满足未来的需求。在这种状况下，寻找新的解决方案成为当务之急。目前，多家厂商已开始开发光互连技术，包括IBM公司和Agilent Technologies公司都已经收到了美国国防部高级研究项目机构3000万美元的资助，而Intel也在紧锣密鼓地展开相关技术开发。光互连是一种利用各种光传输介质把计算机系统内各部件或各子系统连接起来并通过光来高速传递信息的技术，可以看作是光学与物理学以及IC制造的交叉性新领域。事实上，光互连并不像生物芯片或是其它技术那样遥远，在2010年后将会成为主流发展趋势。