一种UART串行端口的中断控制方法研究

一种UART串行端口的中断控制方法研究 一种 UART 串行端口的中断控制方法研究 姜 达 (第七一五研究所～杭州～ 310012) 摘要 基于 TS201 芯片的 DSP 数据接口板的串行端口工作在查询方式下时，当串行端口出现故障时会 导致主程序时序不稳定，影响整个数据接口部件。通过对串行端口中断控制方法的研究，运用中断方式对 串行端口的控制进行改进，可以有效解决查询方式下串行端口存在的这种问。 关键词 串行端口;中断;FIFO 基于 TS201 芯片的 DSP 数据接口部件是标准 输出数据 THR Register 查询 的 CPCI6U 板，板上有两块 TS201 高速 DSP 芯片Clock (TS201-0 和 TS201-1)，所有外界 LINK 线及输入输 TSR Register 出接口引线全部通过 CPCI 总线底板引出。其中 串口输出TS201-0 控 制并行端 口 、两路 D/A 转换器 和 (A)XR16L784 串行端口芯片，需要同时处理多个模块 输入数据多种数据的接收和发送。XR16L784 是具有四个 RSR Register UART 串行端口(Universal Asynchronous Receiver Clock and Transmitter) 的串口芯片。UART 工作在查询方 RHR Register 查询 输入数据式下，占用主程序较多的运行时间，在 UART 故障 (B)时还会导致主程序时序不稳定从而影响整个数据 图 1 查询方式工作原理 接口部件。本文通过对 XR16L784 芯片中断控制方 TS201-0 主程序在查询方式下的流程图如图 2 式的研究，对数据接口模块的程序进行改进，旨在 所示。在图 2 虚线内的流程中，当 UART 的发送或 解决查询方式下串行端口存在的问题。 接收出现故障时，对 UART 寄存器的循环查询会耗 费大量时间并影响 TS201-0 其他模块(并行端口、两 1 查询方式分析D/A 转换器等)的工作时序，使数据接口模块工作效 率降低。在数据接口模块的调试过程中发现，当 1.1 XR16L784 芯片 UART 收发故障并且数据接口模块工作时间的余量 XR16L784 芯片具有 15 个 8bit 全局配置寄存器， 小于循环查询所消耗的时间，就会导致整个信号处 支持 RS-232/RS-422/RS-485 等多种传输协议。四个 理机数据流程的紊乱。 UART 分别具有 64Byte 输出和接收 FIFOs、16 个 8 bit 配置寄存器对应各自通道的相关参数的配置。 UART 需要按照串行端口传输协议对 8X/16X 开始MODE、波特率、奇偶校验位、数据位、停止位、 FIFO 始能、FIFO 触发级、中断始能等参数进行初 [1]程序初始化 始化设置。表 1 为各参数对应的寄存器的配置情 况(实际寄存器地址=UART 基地址+寄存器地址偏 移量)。 其它模块工作 1.2 查询方式工作原理和存在的问题 查询方式的工作原理如图 1 所示，上图为数据 UART0 查询, 输出 输入/接收过程，下图为数据发送过程。UART 数据的接 收和发送各自通过两个寄存器和一个 16X 时钟完 查询, UART1 成。查询方式通过对 TSR 和 RSR 两个寄存器的循 输入/ 输出 环查询来确定是否有数据需要接收或发送，当查询 UART2查询, 确认后再进行数据的收发。 输入/输出 图 2 查询方式程序流程 41 姜达: 一种UART串行端口的中断控制方法研究 断服务程序，全局中断始能。 2 FIFO 及中断方式程序设计 表 1 中列出与 FIFO 和中断相关的寄存器的地 2.1 FIFO 介绍 址，通过对这些寄存器的初始化可以完成中断) FIFO 是特殊的数据存储模块，它遵循先进先出 FIFO 的始能以及 4 路 UART 的 FIFO 触发级设置等 的数据存储格式。UART 每个通道都有两个 64 Byte 工作。本文依照程序需要将 4 路 UART 的接收)发 的 FIFO，分别用于输出与输入。通过对 FIFO 的使 送触发级均设置为 1(TS201-0 芯片和 XR16L784 芯 用，输出或输入的数据会先缓存在 FIFO 中等待 片内部寄存器的具体设置方法请查阅文献[1,2])。 UART 处理，而不会因为 UART 不能及时处理数据 表 1 XR16L784 寄存器配置 而被新数据冲掉，在一定程度上保证了数据通讯的 畅通与稳定。XR16L784 串口芯片中，应用 FIFO 的 寄存器对应参数寄存器地址偏移量(注)触发级作为 4 路 UART 的中断触发源，当 FIFO 中 8X MODE 0x80 8X/16X MODE 数据量达到触发级则触发相应 UART 中断，进入相 DLL 0x0 波特率应的中断服务程序。 DLM 0x1 2.2 UART 中断控制和程序设计 数据位LCR bit0:1 0x3 信号处理机 TS201 接口模块的 TS201-0 芯片在 停止位LCR bit2 0x3 硬件设计时为 UART 提供了唯一的外部中断源 奇偶校验位LCR bit3:5 0x3 [2]IRQ1，程序中要用同一个中断服务程序控制四路 FCR bit0:2 0x2 FIFO 始能UART 中断(本文程序中只用到 UART0)UART1 和 FIFO 中断触发级FCTR bit6:7 0x8 UART2 三路)。通过中断控制 UART 与外设的通讯， TXTRG 0xA 可以使 UART 的通讯控制跳出 TS201-0 主程序的循 RXTRG 0xB 环体而在中断服务程序中完成。这样 UART 的通讯 中断始能IER bit1 0x1 控制不再占用主程序的运行时间，并且当通讯出现 故障时不会影响 TS201-0 主程序中其他模块的正常 2.2.2 程序设计 工作。 程序流程如图 3 所示。在主程序中，TS201-0 2.2.1 FIFO 和中断初始化在有数据发送时将发送的数据写入相应 UART 串行 TS201-0 主程序中相关中断初始化步骤如下: 端口的输出 FIFO 中。当中断产生进入中断服务程 禁止全局中断;始能 XR16L784 芯片 FIFO 及中断; 序后，首先要判断产生中断的 UART 通道号。INT0、 始能 TS201-0 芯片 IRQ1 外部中断;设置 4 路 UART[1]INT1、INT2 和 INT3 这四个中断寄存器分别记录 的 FIFO 触发级(接收触发级和发送触发级);加载中了四个 UART 通道的中断状态，中断服务程序通过 对上述四个寄存器不同位的读取来确定产生中断 的 UART 通道，然后进行相应的接收或发送处理。 开始 开始 主程序模块变量初始化 初始化 UART中断及FIFO初 始化 UART通道 判断, 加载UART中断UART2 UART0 UART1 服务程序 收发判 收发判 收发判 断, 断, 断, T有数 据发送, 接 发 接 接 UAR 发 发收 送 收 收 送 送 N Y 接收数据 发送数据 接收数据 发送数据 接收数据 发送数据 数据写入FIFO 主程序模块工作 结束 主程序流程 中断服务程序 图 3 程序流程 ,下转第 46 页, 42 胡友林:DIL型双感应八侧向测井仪结构设计 [3] 刘鸿文. 材料力学[M]. 第 3 版. 北京:高等教育出版社, 的工作环境条件下工作良好，表明设计达到了使用 1993. 要求。 [4] S 铁莫辛柯. 材料力学[M]. 王一麟, 译. 北京: 科学出 参考文献:版社, 1964. [5] 吴宗泽. 机械设计实用手册[M]. 第 2 版. 北京: 化学工 [1] 夏恭忱，石玉珍. 工程材料实用手册[M]. 第 1 卷. 北京: 业出版社, 2003. 中国标准出版社, 1989. [6] 布赫特 H 休戈. 工业密封技术[M]. 北京:化学工业出 [2] 王心明. 工程压力容器设计及计算[M]. 北京:国防工业 版社, 1988. 出版社, 1986. (上接第 33 页, 序均会对小振子的性能产生不一致性。(2)小振子 振动速度的幅度和相位的不一致性均会对圆柱换 能器的水平方向性产生影响，不一致性越厉害，水 平方向性的起伏就越大。在本文的计算模型中，小 振子的幅度的差别为 10%和 40%时，换能器水平方 向性的起伏分别为 1 dB 和 3 dB。相位的差别为? 10?和?20?时，换能器水平方向性的起伏分别为 3 dB 和 6 dB。(3)高频宽方向性换能器水平方向性 的起伏主要是小振子不一致性的造成的，要获得比 较均匀的水平方向性首先要从控制小振子的不一 图 13 换能器实测 120 kHz 的水平方向性致性入手。 4 结论 参考文献: 本文对由小振子拼镶而成的圆柱换能器进行 [1] A Hulme, D Choi, M Walsh. Various Curved 1-3 Composite 了有限元建模，分析了小振子的不一致性对换能器 Sonar Transducer[C]//[ 作者不详]. Institute of Acoustics 的水平方向性的影响，得出如下结论:(1)在小振 Conference Underwater Acoustics Group, Sonar Transducers 子的制作过程中，加工精度、陶瓷大片内部的不均 and Numerical Modelling in Underwater Acoustics. 匀性、陶瓷片的不同批次、陶瓷的切割和焊接等工 Teddington: National Physical Laboratory, 2005. ,上接第 42 页, 运行稳定性得到提高。对于类似数据接口这样具有 中断方式使 UART 的数据处理从 TS201-0 的主 多个模块和不同数据接口的通讯部件，通过中断控 程序中脱离出来，主程序中不会出现因为 UART 的 制不同的接口模块是一种行之有效的程序设计方 式。故障而导致时序紊乱的循环查询过程，使主程序的 时序稳定性提高。 参考文献: [1]EXAR Corporation. XR16L784 High Preformance 2.97V to 3 结束语 5.5V QUAD UART. 2005. 本文主要对中断方式控制 UART 串行端口的方 [2Analog Devices Inc. ADSP-TS201 TigerSHARC Processor 法进行了研究。调试结果证明，中断方式可以有效 解决 UART 串行端口工作在查询方式下，当通讯故 Programming Reference. Analog Devices Inc. 2004. [3]陈红障时所产生的时序紊乱问题，致使数据接口程序的 卫. 微型计算机基本原理与接口技术[M]. 北京: 北 京科技出版社, 2003. 46