太原工业学院

太原工业学院 1 2007 /2008学年 第 二 学期 所在系部 计算机工程系 教 研 室 网络教研室 课程名称 微机原理与接口技术 课程类别 专业基础课 授课对象 0520221、222、211 授课教师 王伟 职 称 副教授 教材名称 微型计算机原理与接口技术 2008年 2 月 25 日 教 案 首 页 课程名称 微机原理与接口技术 授课时间 3月10日 地点 F05019 授课班级 0520221、222、211 2 授课学时安排 第二章 微处理器 授课题目，内容2( 2 .3 8086的最大工作模式 ,章、节, 2.3 8088微处理器 教学目的，要求 掌握8086的最大工作模式,了解8086与8088的区别 重 点:8088CPU与8288连接 教学重点与难点 难 点 :828CPU的应用 教学方式，方法讲授演示法 与手段 使用教具 多媒体CAI 教学参考资料 微型计算机原理与接口技术 冯博琴 清华大学出版社 审批人意见 审批人签名: 日期 课后作业及小结 备注 说明:1. 2学时为一个教案，需加教案首页。 2. 助教上课教案应有教研室主任审批。 教学环节及组织: 2.2 8086的引脚信号及工作模式 2.2.3 最大模式和系统组成 所谓最大模式，就是微型计算机系统中包含有两个或多个微处理器，其中一个主处理器是8086或8088微处理器，其它处理器称为协处理器，它们协助主处理器工作。常用的协处理器有8087协处理器和8089协处理器。前者是专用于数值运算的处理器;后者是专用于控制输入,输出操作的协处理器。要使8086CPU 3 MX按最大模式工作，只需 将MN,引脚接地即可。 8086系统在最大模式下的典型配置。 8086在最大模式下的典型配置 从图可以看到，在最大模式下，除了8282锁存器和8286数据收发器外，还增加了8288总线控制器。8288对CPU发出的控制信号进行变换和组合，以获得对存储器和I,O端口的读,写信号及对锁存器8282和总线收发器8286的控制信号。 图2.12说明了8288的详细连接情况。 4 图2.12 8288的连接 从图中可以看到,8288接收时钟发生器的CLK信号，这使得8288与CPU及系统中的其它部件同步。 总线控制器8288有两种工作方式:一种是系统总线方式;另一种是局部总线方式，由I0B引脚来进行选择。 如果I0B引脚信号为低电平，则8288工作于系统总线方式。在这种方式下，总线仲裁器通过向8288AEN的端送一个低电平来示总线可供使用。在多处理器系统中，如果多处理器共享存储器和I,O设备，那么在这个系统中就必须使用总线仲裁器。因此，8288总线控制器必须在系统总线方式下工作。 如果IOB为高电平，则8288工作在局部总线方式。在这种方式下，处理器进行I,O操作时，不需要 AENIORCINTAIOWCAIOWC仲裁器提供 信号，8288便会立即发出相应的、或者、信号，并通过DEN R和DT,端控制总线收发器的工作。在多处理器系统中，如果某些外部设备从属于一个处理器，而不是多个处理器所共享的，则可用局部总线方式。 无论8288是工作于系统总线方式还是局部总线方式，命令允许信号CEN一定要为高电平。如果CEN是低电平，则8288的所有命令都将处于无效状态。 S,S,S210在DMA传输时，CEN要置为低电平，使8288停止工作，DMA控制器得到总线控制权。8288的 S,S,S210和CPU的信号直接相连，接收CPU这三个引脚提供的各种状态信息，由此来确定当前CPU要执行那种操作，从而发出相应的命令信号。 状态信号和命令信号之间的对应关系见表2.4所示。 INTAINTA:中断响应信号，送往发出中断请求的接口，与最小模式下由CPU直接发出的中断响应信号相同。 IORC:I,O端口读命令。此命令有效时，将所选中的端口中的数据读到数据总线上。它相当于最小 IORD模式系统中由CPU发出的控制信号有效和M,为0的组合。 IOWC:I,O端口写命令。此命令有效时，把数据总线上的数据写入被选中的端口中。它相当于最小 WRIO模式系统中由CPU发出的控制信号有效和M,为0的组合。 MRDC:存储器读命令。此命令有效时，被选中的存储单元把数据送到数据总线。它相当于最小模式 IORD系统中由CPU发出的控制信号有效和M,为1的组合。 MWTC:存储器写命令。此命令有效时，把数据总线上的数据写入被选中的存储单元中。它相当于最 WRIO小模式系统中由CPU发出的控制信号有效和M,为1的组合。 AMWCMWTC:提前的存储器写命令。其功能与一样，只是提前一个时钟周期输出。 AIOWCIOWC:提前的I/O端口写命令，其功能与一样，只是提前一个时钟周期输出。 8288除了根据CPU送来的状态信号发出相应的命令信号外，还发出控制输出信号 5 PDENDENR 8288总线控制器发出的控制信号有ALE，，DT/和MCE,4个。 ALE:地址锁存允许信号。它的功能相当于最小模式系统中由CPU发出的ALE。 OEDENDEN:数据总线允许信号。此信号经反相器接数据收发器8286的端。当有效时，数据收发 DEN器把局部数据总线和系统数据总线连接起来(形成一个传输数据的通路;当无效时，数据收发器使局 DEN部数据总线与系统数据总线断开。它相当于最小模式系统中由CPU发出的信号，其差别只是高电平有效。 RRDT,:数据收发信号。它的功能相当于最小模式系统中由CPU发出的DT,信号。 PDENMCE,:主控级联允许,外设数据允许信号。这是一条双功能控制线。当总线控制器8288工作于系统总线方式，并且系统中使用了多个8259A中断控制器时，作为主控级联允许信号(MCE)用。在中断 INTA响应周期的T状态时，也就是在中断响应的第一个周期中MCE有效，作为锁存信号，对主片8259A1 INTA送出的级连地址CAS,CAS进行锁存，以便第二个周期时，用级连地址选中一个从片，使CPU获得20 中断向量。如果总线控制器8288工作在系统方式，但系统中没有设置多个8259A中断控制器，则既不使 PDENDEN用MCE功能，也不使用功能。这时，仅利用信号控制数据总线收发器接通局部数据总线和系统总线。 PDENPDEN总线控制器8288工作在局部总线方式时，MCE,作为外设数据允许信号用。当它有效时，数据总线收发器将局部数据总线与系统总线接通，以便传送数据。 2.2.4 8086系统中的堆栈 堆栈(Stack)是存储器中的一个特殊数据区，堆栈的功能是按“后进先出”的原则用来存放需要暂时保存的数据。8086中的堆栈是1MB存储器中的一个段，称为堆栈段，容量最大可达64KB，其位置可以在1MB空间内浮动。在堆栈中，栈底在高地址端，而表示堆栈段最大地址的栈顶在低地址端，因此堆栈地址由高向低变化。 堆栈段中存储单元的地址由寄存器SS和SP确定。堆栈寄存器SS存放的是堆栈的基地址，表明堆栈所在的逻辑段;堆栈指针寄存器SP存放的是栈顶的地址，即始终指向最后推入堆栈的数据所作的单元。存储单元的地址由(SS)×16，(SP)形成。 堆栈操作以字为单位进行，而且堆栈中的数据必须按规则字存放。低字节在偶地址单元，高字节在奇地址单元。把数据推入堆栈为“压入”;从堆栈取数据称为“弹出”。“压入”数据时，先修改SP的值，即将(SP),2送SP，然后再与SS形成存储器的物理地址，将数据存入。“弹出”数据时，先从当前SS和SP形成的物理地址上取出数据，然后修改SP，即将(SP)，2送SP。堆栈操作是按“后进先出”的规则进行的。8086CPU设有专用的指令执行“压入”和“弹出”的操作，在这些指令中，SP的修改是自动进行的。 2.3 8088微处理器 6 8088是Intel公司继8086之后推出的简化版。IBM公司采用8088CPU于1981年推出了IBM PC机，由此开创了个人计算机的新时代，因此可以说个人计算机的第一代CPU是从8088CPU开始的。 3.3.1 8088CPU的功能结构 GND140VCCAA2398088和8086两个CPU的内部结构基本相同，都是161415AA/S33813163位的内部结构，只是外部数据总线的宽度不同。8086的外AA/S43712174部数据总线为16位，而8088的BIU对外部只提供8位的AA/S53611185AA/S63510196数据线，所以称8088为准16位CPU。内部结构不同的另一ASSO(HIGH)7349地方是:8086CPU内的BIU中有一个6字节的指令队列，而MN/MXA8338RDAD9328088CPU内的BIU中只有一个4字节的指令队列。当80887HOLDAD)(RQ/GT103160指令队列有1个字节的空余(8086队列为2个字节空余)时，HLDA(RQ/GTAD)113051BIU将自动取指令到指令队列。 WR(LOCK)AD12294IO/M(SAD)1328322.3.2 8088的引脚信号 DT/R(SAD)142721DEN(SAD)1526108088的引脚如图3.13所示。8088CPU采用HMOS工艺ALE(QS0)AD16250INTA(QS1)NMI1724制造，双列直插，有40个引脚。8088CPU的电源为单一+5V，TESTINTR1823主时钟频率为4.77MHz。 READYCLK1922 RESETGND2021对8086来说，采用分时复用方式的有16条地址数据 总线AD,AD。而对8088来说，因为总线宽度只有8位，15O图2.13 8088的引脚 只有AD,AD是分时复用的。在传送地址时三态输出，传7O 送数据时三态双向。AD,AD作为复用引脚，在总线周期的7O T状态，CPU在这些引脚上输出要访问的存储器或I,0端口的地址，T,T状态，如果是读周期，则处于123 浮空(高阻)状态，如果是写周期，则为传送数据。 8088的A,A是高8位地址线，三态输出。在存储器或I/O访问的整个总线周期，都输出高8位有158 效地址。因此，8088只需2片8282锁存地址。 BHE在最小模式系统中，8088CPU只有8位数据总线，不需要信号。因此，该引脚(第34脚)定义为 SSOSSOSSOIO/M。 是一个输出状态信号， 而且具有三态，在逻辑上等效于最大模式下的S。 和及0 RDT,信号组合起来，决定了当前总线周期的操作。这三个信号的组合编码及其对应的总线操作如表2.6所示 IO/MDT/RSSO表2.6 、和的状态编码 性 能 IO/MDT/RSSO 1 0 0 中断响应 1 0 1 读I/O端口 1 1 0 写I/O端口 1 1 1 暂 停 0 0 0 取 指 0 0 1 读存储器 0 1 0 写存储器 0 1 1 无作用 7 8