验证信号完整性设计人员手册

验证信号完整性设计人员手册 验证信号完整性设计人员手册验证信号完整性设计人员手册 入门手册2 www.tektronix.com/signal_integrity目录引言和概 述????????????????????????????????3-5设计项目概述3测量步骤与设计步骤保持同步4信号完整性概念概述5阻抗测量 ??????????????????????????????????6-10信号完整性基础6阻抗测量工具和技术概述6阻抗测量程序及总结7设置及进行连接7真正差分TDR测量8TDR测量和结果9ASIC检验??????????????????????????????????11-13在信号源上保证信号完整性11从基本到高级的数字检验步骤12基本功能检验 ??????????????????????????????14-18检查新兴设计的“心跳”14检验工具14检查新设计的脉冲16SSC实例 串行ATA时钟16扩频时钟和串行ATA17内部总线一致性测试 ???????????????????????? 19-23一致性测试为互通铺平了道路19探测 一致性测试的要求19探测 电气问题19探测 物理考虑因素20进行连接20一致性测试从多个角度考察信号21采集 然后进行21眼图 一致性测试测量的基石23运行验证、问题检测和调试 ??????????????????24-31考察数字数据和模拟交互24逻辑分析 进行连接25追踪错误26从模拟角度看27迅速仪为数字数据分析提供了适当的工具24 检测信号完整性问题的快捷方式29iLinkTM系列工具 把两种强大的测量工具结合起来31外部总线一致性测试 ????????????????????????32-35关键测量支持最终通过/失败测试32自检方法离不开可靠的信号32发射机测试奠定了基础33光学调制幅度是10 GbE发射机测量中的典型指标33遵守标准34估算OMA的“近似”方法35检 36设计人员的技术数定 ????????????????????????????????????36-37定义和成品 据和最终用户的技术数据37小结和总结 ????????????????????????????????38组装前检验38功能检验和调试38系统检验和测量38验证信号完整性设计人员手册 入门手册www.tektronix.com/signal_integrity 3引言和概述本入门手册面向对实际环境中高性能数字系统设计感兴趣的工程人员 包括时间限制、成本限制、质量要求和制造能力问题。本入门手册的重点是信号完整性 这是影响数字设计的一个关键测量问题。“信号完整性”一词涵盖了影响数字设计性能和可靠性的各种模拟因素。随着系统速度提高 信号完整性成为更大的挑战 保持干净的脉冲边沿、较低的噪声和畸变及标称的幅度和时序特征变得更加困难。严格的信号完整性测量体系可以追踪这些问题的根本原因。许多设计人员关注一致性测试测量。根据行业标准执行一致性测试保证了各个系统单元之间的互通能力 这些测量通常会包括一系列规定的采集和分析步骤。但是 成功的一致性测试通常依赖于找到和消除通常会导致错误的信号完整性问题。因此 本入门手册不仅考察一致性测量 还考察可能会影响这些测量的信号完整性问题。设计流程由多个步骤组成 每个步骤都有特定的信号完整性挑战和测量需求。为满足这些需求的部分解决 我们将以一块新服务器主板设计为例 介绍从原始印刷电路板PCB到成品的整个过程。设计项目概述设计项目是一块服务器主板 如图1-11所示。这块主板的性能、其处理器及芯片组决定着旗舰系统级产品的整体吞吐量。使数据吞吐量最大化至关重要 但不能以降低可靠性为代价。必须从原始电路板上的阻抗到完成的设计的一致性测试和测量 检验新主板的每个功能单元。这可以加快开发速度提前找到问题 使改进工作达到最小 按时向市场上推出新产品。在竞争异常激烈的产品开发市场中 绝大部分利润会流向那些最快发布的高性能产品。1 本入门手册中介绍的主板和系统是为说明设计流程的各个步骤构建的。主板可以包括多种功能组合这些功能在一台设备中通常是找 不到的。 但是本文中概括的每个步骤都解决了实际环境中的测量挑战。 图1-1. 服务器主板包括多条行业标准串行总线。DDR2存储器存储控制器集线器串行ATAI/O控制器集线器键盘鼠标4 www.tektronix.com/signal_integrity 图1-2. 主板设计流程中的各个步骤。主板将作为最终产品的一部分 该产品是为需要高吞吐量服务器实现方案的客户设计的。为提供要求的性能和可靠性 主板将采用先进的技术 如PCI-Express、串行ATA、XAUI、千兆位以太网GbE和双倍数据速率RAMDDR RAM 在本例中是第二代DDR 2。PCI-Express代替了传统的芯片到芯片总线 如图形界面总线和PCI系统总线。先进的PCI-Express实现方案可以为网络阵列提供强健的10 Gb/s接口 支持千兆位以太网、USB 2.0、10 Gb光纤通道及其它协议。这个主板设计包括一条4X PCI Express图形总线和一条16X PCIExpress I/O总线。与许多服务器设计一样 主板依赖一对CPU 执行指令 快速传送数据。高速存储器控制集线器MCH或“北桥”协调事务 在DDR 2通道、CPU对及电路板上其它功能单元之间传送数据。I/O控制集线器IOCH或“南桥”监控外设总线的事务及到安装在内部的PCI设备 只有几的连接。整个电路板总线上有几千兆位的数据速率。单位间隔UI非常简短 百皮秒ps。许多信号的上升时间不到100 ps。数据在差分传输线路上在内部和外部传送 差分传输线路必须满足严格规定的行业标准。最重要的是 电路板的高速运行特点要求特别注意信号完整性问题。测量步骤与设计步骤保持同步设计项目在每一步都包括多项关键测量 这要求解决方案中包括高性能实时示波器和采样示波 在某些情况下还要包括TDR时域反射计和光器、逻辑分析仪、完善的探头和夹具 学测量使用的专用采集模块。从测量角度看 设计流程的各个步骤顺序如图1-2所示。在快速回顾信号完整性定义后 我们将根据这些步骤 依次查看信号完整性测量怎样在高性能数字系统开发中发挥关键作用。组装前检验阻抗测量ASIC检验检查PCB走线和连接器上的阻抗检验IC将支持系统规范功能检验和调试基本功能检验内部总线一致性测试检查时钟、总线、启动等执行眼图分析运行测试检测错误识别和追踪问题系统检验和检定外部总线一致性测试检定确认信号完整性在输出上运行眼图测试测量和存档信号余量和极限运行验证、问题检测、调试验证信号完整性设计人员手册 入门手册www.tektronix.com/signal_integrity 5信号完整性概念概述信号完整性2与噪声、失真及波形异常有关 这些都会损害模拟域信号质量。在G赫兹频段上 有很多因素会影响到信号完整性 如信号路径设计、阻抗和负载、传输线效应 甚至包括电路板上的电源分配。设计人员首先要负责使这些问题减到最小 并在问题出现时将其消除。信号劣化的基本来源有两个 -数字问题 一般与时序有关。总线竞争、建立保持时间违规、亚稳定性和竞争条件都可能会导致总线或设备输出上的信号行为出现错误。-模拟问题 如低幅度信号、慢跳变时间、毛刺、过冲、串扰和噪声。这些现象可能源于电路板设计或信号端接 但也有其它原因。毫不为奇的是 数字信号完整性问题和模拟信号完整性问题之间相互影响、相互依赖。例如 门输入上的上升时间慢可能会导致输出脉冲延迟 进而导致数字环境的下行方向中发生总线竞争。完整的信号完整性测量和调试解决方案应同时包括数字工具和模拟工具。2 “信号完整性”一词适用于被测设备。另一个问题是“信号保真度”它适用于测量设备。探头负载、测量系统带宽等因素决定着信号保真度。 为有效测量信号完整性及执行一致性测试使用的工具必须拥有良好的信号保真度。验证信号完整性设计人员手册 入门手册6 www.tektronix.com/signal_integrity 图2-1. 使用TDR模块 进行TDR采集的方框图。阻抗测量信号完整性基础资深工程师都知道 信号完整性离不开设计流程中的坚持和努力。随着设计演进 信号完整性问题很容易会复杂化 追踪起来更加困难。如果第一块原型电路中有一个很小的畸变没注意到 在电路板与其它电路板合并在一起时 可能会使整个系统瘫痪。鉴于这些情况 信号完整性从哪儿开始呢 处理最关键的高速技术的设计人员通常会在一开始就着手处理信号完整性工作 即原始的没有焊接器件的电路板。大多数高速协议要求50欧姆阻抗 例如 PCI Express规范要求容限为10欧姆的50欧姆传输线。分析传输线原理超出了本文的范畴 但需要指出的是 容限对高保真度信号传输至关重要 偏差越小越好。通过现代布线工具都可以实现对高速协议信号相应的阻抗 但物理特点、电路板材料和人为错误可能会引起预见不到的偏离。结果 许多开发人员已经认识到 严格地检验阻抗特点可以帮助他们提前发现和校正问题。在需要时 可以在厂商收到大批量订单前 重新考虑设计选择方案。我们的服务器主板布局包括许多连接器。部分连接器是边缘连接器 如电路板左上方使用的连接器 其它连接器则采 CX4等总线使用的行业标准电缆连接。电路板使用的整套连接器在设用10 Gb以太网 备制造材料成本中占很大的比重。因此 设计人员一直在寻找成本更低的元件 替代PCI Express连接器等元件。建议的替代元件对传送的高速信号有什么影响 阻抗测量可以帮助我们判定低成本连接器能否达到预计目标。阻抗测量流程将检验走线及其通路、焊盘和连接盘。同时 它将决定我们考察的两种PCI Express连接器品牌 如泰克配有的效果。阻抗测量工具和技术概述首选的阻抗测量工具是采样示波器 80E04时域反射计TDR模块的CSA8000或TDS8000系列示波器。这些高性能采样示波器采用插件结构 可以同时实现传统采样采集应用和时域反射计应用。TDR模块允许在时域中分析信号传输环境 同时在时域中分析实时信号的信号完整性。时域反射计测量通过传输环境如电路板走线、电缆或连接器传送的信号所产生的反射。TDR仪器通过传输介质发送一个快速阶跃脉冲 显示观察的传输环境中的反射。图2-1是这种方案简化的方框图。组装前检验阻抗测量ASIC检验基本功能检验功能检验和调试阶跃信号源采样器入射反射CSA8000系列验证信号完整性设计人员手册 入门手册www.tektronix.com/signal_integrity 7TDR显示画面是一个电压波形 其中包括入射阶跃及来自传输介质的反射。反射会提高或降低阶跃幅度 具体取决于不连续点更多的是电感性还是电容性。来自阻抗不连续点的反射的上升时间等于入射阶跃 或更可能慢于入射阶跃。电路中任意两个不连续点的物理间隔决定着TDR波形上反射之间的相对间隔。如果它们之间的距离不到系统上升时间的一半 那么测量仪器可能不能区分两个相邻的不连续点。入射阶跃脉冲的质量至关重要 特别是在测量短距离走线时。除快速上升时间外 阶跃幅度必须准确 没有畸变。80E04 TDR模块的入射上升时间确立了同类产品中的行业基准 其幅度准确性和阶跃响应畸变都是一流的。阻抗测量程序及总结采用的阻抗测量程序有三个目标 -检测导致走线、过孔或焊盘的阻抗偏离允许容限的任何基础布线问题 找到这些问题区域的物理位置。- 比较和评估两种品牌的PCI Express连接器 以确定两种连接器中成本比较低的连接器 并在设计中采用这种连接器。- 保证阻抗环境满足主板上所有串行总线的相应行业标准 包括PCI Express。设置及进行连接泰克建议在进行PCB测量前先校准TDR。在配有泰克免费提供的软件时 8000系列仪器可以自动执行这一过程。这种校准程序是泰克代表IPC 连接电子行业协会开发的 称为IPC-TM-650。其 目的是保证PCB阻抗测量结果的一致性和已知溯源能力。这一程序可以概括如下 - 把TDR模块连接到相同的夹具上 如实际测量程序中使用的连接器、电缆等- 为代替被测设备 换上参考标准空气线或PCB样品 执行传统TDR测量- 作为参考波形保存结果为清楚起见 我们简化了上述步骤省略了部分计算 但校准软件会处理这些额外的任务。一旦存储了参考波形 它会变成模板 可以针对这个模板比较“返回”信号 确定测量期间的幅度差异。下一步是把80E04 TDR模块连接到被测设备DUT上。这里重申 项目的目标有三个 检查电路走线 比较PCIExpress插座 进行一致性检测。在插座中引入入射阶跃的最佳方式是使用安装在夹具电路板上的SMA连接器 夹具电路板插入插座中。同一路径还可以把阶跃传导到从插座引出的PCB走线中。验证信号完整性设计人员手册 入门手册8 www.tektronix.com/signal_integrity 图2-2. 真正差分入射阶跃。阶跃及其反相阶跃同时启动。 图2-3. 串行发射的入射阶跃。较低的波形并不是阶跃 波形的真正“反相阶跃” 而是数学倒置。阶跃反相阶跃阶跃反相阶跃真正差分TDR测量当前许多高速 ”或PCB走线同时传送信号的串行标准依赖采用补充信号的差分传输技术。两条“线 镜像。尽管比单端方法复杂 但差分传输受外部影响的可能性较低 如串扰和感应的噪声 同时生成的串扰和噪声较小。但是 差分路径象其它传输环境一样要求TDR测量。必须沿着差分线对的两测发送入射脉冲 并测量反射。可以通过两种方式完成这一点 一种是“虚拟”或“计算”差分TDR方法。TDR发出两个在时间上交替 然后在示波器屏幕上显示测量波形。另一的正向入射阶跃 同时校正极性和对准 种是真正差分TDR方法。TDR发出补充信号 这些信号在时间上正确地准确对准。DUT接收差分激励信号 其方式更类似于最终用户应用中遇到的情况 可望更好地洞察设备的实际环境响应。TDR系统不需要处理显示的阶跃位置。计算差分TDR方法可以在许多实际情况中提供有效结果。但是 由于多个重要原因 更现代的真正差分TDR方法在设计人员中获得了广泛接受 -IPC-TM-650印刷电路板阻抗测量标准V2.5.5.7或更高版本要求根据相应协议执行真正差分测量-某些协议标准规定在带电链路上执行测量 这必需使用真正差分信号-如果信号包含非线性度 从非差分信号中合成差分画面使用的计算会产生误差。这些误差检测起来极其困难泰克80E04 TDR采样模块是一种真正差分解决方案。图2-2显示了80E04同时发射的多个入射脉冲及补充脉冲。把它与图2-3进行比较 后者显示了计算得出的TDR串行发射的脉冲这两个图都代表着TDR信号的示波器视图。如果DUT要求使用差分传输进行带电测量 那么串行发射的方法是不够的。验证信号完整性设计人员手册 入门手册www.tektronix.com/signal_integrity 9 图2-4. TDR阻抗测量屏幕。 图2-5. TDR阻抗显示画面揭示了PCB特性怎样在阻环境中导 致偏差 如连接器和过孔。另外 也可以使用手动TDR探头和硬件定位器 但在可行的情况下 专用SMA连接总是能够保持最佳的信号环境。带螺纹的SMA连接提供了杰出的屏蔽和受控阻抗 保证夹具本身对输出阶跃及返回反射的影响达到最小。泰克建议使用专用扳手拧紧SMA轴环 这种扳手应用规定的5英寸-磅0.56 Nm扭矩。这可以最紧密地“封好”信号路径 而不存在毁坏连接器的危险。PCI Express总线使用差分信令。在差分环境中执行TDR测量的方法有两种参阅侧栏。80E04模块能够执行真正差分操作 并执行必要的TDR测量 而不需专门计算。TDR测量和结果TDR通过把SMA夹具电路板插入插座A中 连接到特定PCI Express走线上。入射阶跃将看到插座A和插座B的影响 以及走线 末端通路和球栅阵列BGA焊盘的影响。由于BGA焊盘上不存在端接 因此TDR波形将趋向无穷大阻抗。TDR显示画面详细说明了信号路径中的阻抗变化。图2-4是PCI Express测量的TDR屏幕。图2-5是同一结果简化的示意图。水平标度已经被压缩 以说明在长距离走线下的所有阻抗变化情况。为更详细充分地查看这些TDR阻抗变化情况 必需扩展水平时间标度 滚动通过波形记录。轨迹顶部的灰色频段表明了PCIExpress标准中规定的?5阻抗容限限制。阻抗显示画面从左向右读。最左面的事件是与阶跃发生器信号原点物理距离最近的事件。这些也是信号路径中各阻抗不连续点收到来自入射阶跃的能量时产生的反射。具有完美端接的完美路径不会产生任何反射。但是 在实际环境中并没有这样的信号路径 因此设计人员必需了解和考虑阻抗变化。TDR显示画面过孔BGA焊盘验证信号完整性设计人员手册 入门手册10 www.tektronix.com/signal_integrity在图2-5中阶跃跳变的顶部 有一个阶跃发生器本身引起的瞬间过冲。在波形稳定之后 它立即看到轨迹阻抗 然后它遇到第一个PCI Express连接器的阻抗效应 即示意图中的事件A。这是目前物料中规定使用的连接器。注意其阻抗完全位于?5容限范围内。但下一个畸变明显出界了。事件B定义了信号路径中第二个PCI Express插座的阻抗特性。这是低成本连接器 考虑作为当前主板中设计连接器的替代品。这种阻抗幅度变化会造成信号衰减 使信号失真 影响信号完整性 甚至为相邻走线提供一条耦合路径如果阻抗不规则特点主要是电容性。遗憾的是 生成事件B的连接器并不适用于高性能主板中。其阻抗偏差 我们看到反射来自两条通路 然后在使其不适合用于高性能主板。沿着这条路径 入射阶跃遇到BGA焊盘上的开路时 阻抗会正常上升。如果BGA站点上安装一个IC设备 那么可以检定设备针脚、其到IC焊盘内部焊接及芯片上端接的阻抗。也可以在IC设备上与PCB分开执行这些测量。在感兴趣的其它信号走线上重复TDR测量流程 会得到原始PCB详细的高置信度阻抗曲线。使用TDR进行“提前”处理可以免除组装后潜在的信号完整性问题。总结TDR测量满足了所有目标。它评估了低成本连接器 判定其不合格 可以省去以后设计过程和生产过程中数不清的问题。此外 它证明PCI Express布局满足了相应的阻抗标准。正还是负尽管真正差分TDR与正脉冲同时提供了反向负向或补充脉冲 但得到的TDR阻抗画面显示了一条似乎没有反转的曲线 轨迹上的所有值都是正的。为什么呢 考虑一下显示画面显示的项目 用欧姆表示的阻抗。这就象是使用数字万用表测量电位计。您预计一个电阻值范围 它从0欧姆开始 正向提高到某个最大值。在使用TDR观察无源器件时 这也同样适用 如电路板走线 阻抗一直是正值 最低值接近0欧姆 而没有负的欧姆值或Rho值。验证信号完整性设计人员手册 入门手册www.tektronix.com/signal_integrity 11组装前检验阻抗测量ASIC检验功能检验和调试基本功能检验ASIC检验在源端保证信号完整性在硬件检验流程中 第一个关键步骤是在没有装配的主板上进行TDR测量。随着设计进程推移 需要评估把原始PCB转换成服务器主板的有源设备。“市面上流行的”半导体器件通常由制造商测试 但许多设计人员更愿意先确认制造商声称的性能能否达标 而不是冒险把整个设计建立在没有验证的元件上。更重要的是 必须检验定制器件的早期样品。设计人员将测试短期ASIC原型用来制作最终用户产品的原型 而生产中可能会包括器件测试。检验流程可以包括最多四类测试 - DC参数测试—最基本的测量 保证器件在负载条件下提供正确的逻辑电平 在每个二进制状态下提供充足的电流 在高阻状态下提供非常低的泄漏。- 模拟功能测 试—在混合信号器件中 这一测试检验模拟特点。它也使用简单的数字命令 设置设备 执行模拟器件独有的增益和范围变化。-数字功能测试—执行简单的命令集在各种模式下初始化器件 然后以较低的数据速率应用测试矢量二进制数据。然后比较得到的输出与预计数据。- 快速功能测试—本质上是以器件最大时钟速率和数据速率进行的数字功能测试。DC参数和模拟功能测试超出了本文信号完整性讨论的范围。但是 数字功能测试可以考察可能会影响信号质量的时序细节。评估ASIC的推荐解决方案包括CSA8200或TDS8200采样示波器或实时示波器 如TDS7404B或TDS6804B TLA系列逻辑分析仪 用于要求深采集存储器的数字数据情况 及DTG5000数据码型发生器信号源。在测试复杂的ASIC器件时 信号接入问题是一个挑战。特别是在快速测试中 夹具必须设计成把示波器和高速信号源连接到顺序的选定器件针脚上 并使信号劣化达到最小。大多数设计人员还要检测夹具使用TDR 如前所述 防止与阻抗有关的信号失真。常见作法是设计带有继电器矩阵的夹具 把示波器输入和信号源输出分发到DUT各自的针脚上。National Instru-ments LabVIEW??等测试编程环境为自动执行测量及控制夹具上的信号布线提供了快速方式。如果设计正确 为检验和评估开发的测试程序只需非常小的改动 就可以移植到生产测试应用中。验证信号完整性设计人员手册 入门手册12 www.tektronix.com/signal_integrity 图3-1. 建立时间和保持时间图。时钟建立时间数据保持时间数据有效从基本步骤到高级步骤的数字检验步骤“建立时间”和“保持时 ASIC功能检验测量的核心。建立时间间”值是任何时钟数字器件的基本指标 也是 定义为在发生时钟边沿前数据必须存在的时间长度且在稳定有效状态下。保持时间定义了在时钟边沿后数据状态必须保持的时间量。在计算机和通信领域使用的高速数字设备中 这两个值都可以低到几百皮秒。.