数字秒表课程设计

数字秒表课程 电子技术课程设计 ----数字秒表 学院 电子信息工程学院 专业、班级 姓名 学号 指导老师 年月 1 数字秒表设计 设计任务与要求: 设计一个数字秒表，要求它就有手控计秒，停摆和清零功能。 总体方框图: 数字显示 计数、译码器 开关控制器 时钟信号发生器 设计1 图3.2.1为电子秒表的逻辑图。按功能分成4个单元电路进行。 接译码显示器 “” 1? Q QQ CP Q QQ CP Q QQ CPQQQ321 01 321 01 321 01 # # # 图3.2.1 213 V V VCC CPCC CPCC CP0 0 0 +5V 74LS90 74LS90 74LS90 R R SS GND R R SS GND R R SS GND 0A0B9A 9B0A0B9A 9B0A0B9A 9B & +5V ? 1.5K CP Fu O & & D B ui A ? 4 3 C RP 510P RKQ& 2 4700P 1K1 470Ω ? +5V RW & 100K K1 2 Q 4 8 3 7 & 100K555 5 6 2 5 1 0.1μ 0.01μ 2 1.基本RS触发器 图3.2.1中单元I为集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。 K、K接电平开关，不工作时置1。当K置0、K置1，则门1输出Q=1，2121 门2输出Q=0，K再置1、K置1，Q、Q状态不变，K仍置1、K置0，则Q2121由0变为1，门5开启，为计数器启动作好准备，Q由1变0，送出负脉冲，启动单稳态触发器工作。 K置0秒表清零并开始计时，K置0秒表停止计时。基本RS触发器在12 电子秒表中的职能是启动和停止秒表工作。 2.单稳态触发器 图3.2.1中单元?为集成与非门构成的微分型单稳态触发器，图3.2.2为各点波形图。 单稳态触发器的输入触发负脉冲信号u由基本RS触发器Q端提供，输i 出负脉冲u通过非门加到计数器的清除端R。 , 静态时，门4应处于截止状态(输出为高电平)，故电阻R必须小于门的关门电阻R。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉off 冲宽度小于输出脉冲宽度时，可以省去输入微分电路的R和C。 PP 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。当其输出为低电平时，使各计数芯片(3片74LS90)的R的输入为高电平(经过了反相器)，完成计数器的复位，由于采用单稳态触发电路，R端的高电平维持时间即为暂态维持时间，暂态结束后便进入正常计时状态。 图3.2.2 ui t 0 uA 0 t uD t 0 uo t 0 3.时钟发生器 图3.2.1中单元?为555定时器构成的多谐振荡器，是一种性能较好的时钟源。 调节电位器R，使在输出端3获得频率为50HZ的矩形波形信号，当基本RSW 触发器Q,1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计#数器1的计数输入端CP。 0 3 4.计数及译码显示 图3.2.1中单元IV为二,五,十进制加法计数器74LS90构成电子秒#表的计数单元。其中计数器74LS90 1片接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端Q取得周期为0.1S的矩形脉冲，作为计3###数器74LS90 2片的时钟输入。计数器74LS90 2片及计数器74LS90 3片接成8421码十进制形成，其输出端与数字电路实验箱中译码显示部分的相应输入端连接，可显示0.1,9.9S计时。 集成异步计数器74LS90是异步二一五一十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。其功能表如表3.2.1所示，引脚排列见附录。 表3.2.1 输 入 输 出 清 零 置 9 时 钟 Q Q Q Q3210R RS S CP 0A0B 9A9B 1 1 0 × × 0 0 0 0 1 1 × 0 × 0 0 0 0 × × 1 1 × 1 0 0 1 × 0 × 0 ? 加 计 数 0 × 0 × ? 加 计 数 0 × × 0 ? 加 计 数 × 0 0 × ? 加 计 数 通过不同的连接方式，74LS90可以实现4种不同的逻辑功能，而且还可借助R、R对计数器清零，借助S、S将计数器置9。其具体功能详述0A0B9A9B 如下: (1)计数脉冲从CP输入，Q作为输出端，为二进制计数器。 00 (2)计数脉冲从CP输入，QQQ作为输出端，为异步五进制加法计数器。 1321 (3)若将CP和Q相连，计数脉冲由CP输入， QQQQ作为输出端，则构成1003210 异步8421码十进制加法计数器。 (4)若将CP与Q相连，计数脉冲CP输入，QQQQ 作为输出端，则构成异0310321 步5421码十进制加法计数器。 (5)清零、置9功能。 ?异步清零:当R、R均为“1”;S、S中有“0”时，实现异步清零功0A0B9A9B 能。 ?置9功能:当S、S均为“1”;R、R中有“0时”，实现置9功能。 9A9B0A0B 4 仿真电路图: 5 设计方案2 选用器件:74LS04，74LS00，74LS160,74LS08,555定时器。 1)74LS04 所用芯片74LS04是一个有六个反相器的芯片，其逻辑框图如下图所示: 逻辑符号图: 逻辑功能表如下图: 逻辑式Y= A 2)74LS00，其逻辑框图如下图所示: 逻辑符号图: 6 逻辑功能表如下图: 逻辑函数式Y=AB 3)555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。 555集成定时器由五个部分组成: 1、 基本RS触发器:由两个“与非”门组成 2、 比较器:C1、C2是两个电压比较器 3、 分压器:阻值均为5千欧的电阻串联起来构成分压器，为比较器C1 和C2提供参考电压。 Q4、 晶体管开卷和输出缓冲器:晶体管VT构成开关，其状态受端控制。 输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载 能力和隔离负载对定时器的影响。 其逻辑框图如下: 逻辑符号如下: 7 逻辑功能表如下图: 表10.11.1 555定时器功能表 输 入 输 出 阈值输入(v) 触发输入(v) 复位() 输出() 放电管T I1I2 × × 0 0 导通 1 1 截止 1 0 导通 1 不变 不变 逻辑功能描述如下: 555定时器的主要功能取决于比较器，比较器的输出控制RS触发器和放电管T的状态。图中R为复位输入端，当R为低电平时，不管其他输入端的状态如何，DD 输出v为低电平。因此在正常工作时，应将其接高电平。 0 由图可知，当5脚悬空时，比较器C和C比较电压分别为2/3V和1/3V。 12CCCC 当v>2/3V，v>1/3V时，比较器C输出低电平，比较器C输出高电平，I1CCI2CC12基本RS触发器被置0,放电三极管T导通，输出端v为低电平。 O 当v<2/3V，v<1/3V时，比较器C输出高电平，比较器C输出低电平，I1CCI2CC12基本RS触发器被置1,放电三极管T截止，输出端v为高电平。 O 当v<2/3V，v>1/3V时，基本RS触发器R =1、S =1,触发器状态不变， I1CCI2CC 电路亦保持原状态不变。综合上述分析，可得555定时器功能表如表10.11.1所示。如果在电压控制端(5脚)施加一个外加电压(其值在0-V之间)，比CC较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的工作状态。 8 图三为国产双极型定时器CB555内部电路结构原理图。它是由比较器C和1C，基本RS触发器和集电极开路的放电三极管T三部分组成。 2D R+VCC 84 Ω5kGG13C1Q+CO35&&uO,TH6 5kΩG2TR+72Q&D ,C2T 5kΩ 1 其中V是比较器C1的输入端，v是比较器C的输入端。C和C的参考电压H12212V和V由V经三个五千欧电阻分压给出。在控制电压输入端V悬空时，R1R2CCCOV=2/3V,V=1/3V。如果V外接固定电压，则V=V,V=1/2V. R1CCR2CCCOR1COR2CO R是置零输入端。只要在R端加上低电平，输出端v便立即被置成低电平，DD0不受其他输入端状态的影响。正常工作时必须使R处于高电平。图中的数码1—8D 为器件引脚的编号。 4)74LS160为十进制同步加法计数器 逻辑框图如图: 逻辑符号如图: 9 逻辑功能表如下: CP EP ET 工作状态 × 0 × × × 置零 1 0 × × 预置数 × 1 1 0 1 保持 × 1 1 × 0 保持(但C=0) 1 1 1 1 计数 逻辑功能描述如下: 由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。 当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。 10 其内部原理图如下图所示: 5.74LS08 最简单的与门可以用二极管和电阻组成。74LS08是四组二输入端的与门。 其逻辑框图如下图: 其逻辑辑符号如下图: V 4B 4A 4Y 3B 3A 3Y CC10 14 13 12 11 9 8 74LS08 5 1 2 3 4 6 7 1A 1B 1Y 2A 2B 2Y GND 11 能表如下: 1 0 0 1 0 0 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1A 1B 1Y 2A 2B 2Y 3A 3B 3Y 4A 4B 4Y 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 6.LED LED是发光二极管Light Emitting Diode的英文缩写。 LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有:耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的。管脚,,,,分别接输出段的,、,,、,,,,(, 12 电路仿真: 功能模块: 计数，显示部分: 用三个74LS160芯片构成循环、进位计数器，用三个LED显示屏显示计数。 13 信号发生部分: 该部分有555计时器构成多谐振荡器，为计数、译码器提供时钟源。 开关控制: 14 控制开关: J1和J2进行对时钟信号发生器和计数、译码器进行控制用来实现秒表的计时、停摆和清零. 15 总电路图: 开关可以控制秒表的计秒，停摆和清零功能。当开关J1和J2都置高电平是秒表计时开始。在计时时J2输入低电平秒表停摆。当J1置低电平是秒表清零。 16 仿真结果如图: 开始计时:J1和J2都置高电平。 17 停摆:J1置高电平，J2输入低电平。 18 清零:J1置低电平。 19 总结: 在仿真时方案1和方案2都可以实现计时，停摆和清零功能。但在实物原件连接时由于对74LS90器件的管脚和功能的了解过少导致实物连接不能实现秒表 功能。 方案2在实物连接是可以实现仿真时的各种功能。 20