【doc】苏州三星半导体封装工艺及产品可靠性保障体系

【doc】苏州三星半导体封装工艺及产品可靠性保障体系 苏州三星半导体封装工艺及产品可靠性保 障体系 第5拄.第8期 Vol5.No8 电子与封装 ELECTRONICS&PACKAGING 总第28期 2005年8月 TOP企业报道 苏州三星半导体封装工艺及产品可靠性保障体系 许华平一,王明湘 (1.苏州大学电子信启,学院做电子学系,江苏苏州215021; 2. 苏州星_半导体有限公品质部,江苏苏州215021) 摘要:本文首先介绍苏州三星半导体的产品发展趋势和品质保障体系,着重阐述了四个关键封装 工艺中的重要特性的管理方法和注意事项然后介绍了产品可靠性实验的几个主要实验项目的实验目的, 实验条件和要求:最后介绍了一些有关最新的无铅产品的可靠性保证方面的. 关键词:封装3-艺;可靠性;无铅化 中图分类号:TN306文献标识码:A文章编号:1681-1070(2005)08-41-06 AssemblyProcessandProductReliabilityAssuranceSystem InSamsungSuzhouSemiconductor XuHua-ping一.WangMing-xiang (1.DepartmentofMicroelectronics.SchoolofElectronics&InformationEngineering. Soochow University,JiangsuSuzhou215021, China2. QualityDepartmentofSamsungElectronicsSuzhou SemiconductorCo..Ltd.JiangsuSuzhon215021. China Abstract:First, inthispaperweintroducethegrowingtrendoftheproductsandthequalityassurancesystem inSamsungElectronicSuzhouSemiconductor, Thenweintroducethekeypointsofthemanagementmethodof thequalitysystem, especiallyonthefourkeystepsinthepackageprocess. Forthereliabilitytests,themain testconditions, requirementandthescopeofthetestsarereviewed. Finallyweintroducesomecontentsabout thereliabilityensureforthelead?freeproducts, Keywords:AssemblyTechnology;Reliability;Leadfree 星半导体是世界一流的半导体芯片制造商, 其DRAM,SRAM,NAND-Flash等制品世界领先: 三星电子共有j家品网工厂和两家封装测试丁厂, 苏州星半导体是i星电子在海外的唯一一家封装测 试_丁厂目前苏州星半导体生产的产品按种类区 分有:DRAM,SDRAM,NANDFLASH, SRAM, UTRAM,S-LSI(LOGIC&MIXED), MemoryMODULECOB,表1是苏州星半导体产 品发展趋势.苏州星所生产的产品的技术含量和 收稿日期:2005—02—04 价值竞争力不断地提升.2005年1月引进了世界上 领先的DDR2产品(DDR2是BOC封装,是目前世 界上比较先进的封装形式),比DDR产品在性能上 有65%以上的提高,DDR制品支持的最高速度为 400M,而DDR2的速度范围是:400M~800M.随 着产品的不断升级,如何有效地确保产品的质量, 提高产品的良品率,最大限度地降低成本,这些都 要质量管理体系来保证. . 41. 第5卷第8期电子与封装 表1苏州三星半导体产品发展趋势 1质量管弹体系 苏州i星半导体公司有其完善的质量管理体系, 1999年通过英同BSI公司ISO9000的审核,2004年 10月通过法同BVQI认证的QS9000体系一苏州?星 如输入榆查,lT 半导体的质量管理体系包括很多内容, 程检查,不适合品管理,新产品的认证,纠正预防措 施,人员教育等内容,下面主要介绍方面的内容. (1)必须检查输入的原材料 原材料(引线框,EMC,PCB等),按只《{AQL (AcceptableQualityLeve1)的抽样基准,对原材料 供应商提供的出货检查数据,外观及特性等进行检查, 从源头保证投入到生产线上的原材料本身的质量= (2)供应商的管理 每半年对供应商进行Ranking&Rating评价,对 评价等级低的供应商加大抽样基准,甚至不予采购材 料;对品质水准一直良好的厂商的材料降低抽样的周 期,甚至免检. (3)有效运用SPC管理工具 SPC(StatisticalProcessContro1)统计过程控制 是一种借助数理统计方法的过程控制T具,SPC是通 过管理图来进行管理的,公司目前采用的是均值极差 管理图.管理对象是一些封装]二艺中重要的特性(如 . 42. 金线的拉伸强度力,镀金厚度,外形尺寸等oSPC 重要的是数据的收集,要遵循"定"原则:定 对象,定时间,定人员.SPC还需要对管理图进行 监控,发现异常情况要及时进行通报.同时,SPC 还需要定期对管理图的上限和下限进行变更,达到丁 艺稳定的目的: 2封装工艺控制 除了质量管理体系外,半导体封装工艺各封装步 骤的品质控制也非常关键,每个工艺步骤都有不同的 管理点,下面主要讨论封装工艺中的四个关键工艺步 骤中重要特性的控制及注意事项.图1是DDR制品 (66TSOP2封装)的艺流程图,图中的a(贴片工 艺),b(引线键合工艺),C(镀金工艺),d(成 型工艺)是封装T艺中的四个关键工艺步骤. 2. 1贴片工艺中的芯片粘贴强度(DST)检查 贴片工艺(DieAttach工艺,如图1中步骤a) 是利用粘合剂(Epoxy等)把芯片粘合到引线框Pad 上的过程,目的是固定芯片,便于以后的工艺加工, 同时将芯片丁作时发出的热量传导出去,保护芯片不 受损坏.DST实验(芯片粘贴强度推力实验)就是 为了检查芯片和引线框Pad的粘贴强度而进行品质保 证实验,一般目前芯片和引线框之间的粘贴剂是银 第5卷第8期TOP企业报道 1DDR制品(66TSOP2)的T艺流程图 浆,通过快速同化或烘箱固化将两者同化在一起: DST推力所显示的值大于基准值为良品=推力的判断 基准和芯片面积的大小成正比,芯片面积越大,基准 也就越大,而且还和DST后芯片的残留面积有关: ?如芯片的残留面积小于等于10%,推力的管 理基准在原基准乘以2.0倍; ?如果芯片的残留面积小于等于50%,推力的 管理基准在原基准上乘以1.5倍; ?如果芯片的残留面积大于50%或完全推掉, 推力的管理基准就是基准. 图2是进行DST实验时的推刀和芯片的位置示意 图 图2芯片粘贴强度试验示意罔 2. 2引线键合工艺中的金线拉力测试(BPT)检查 引线键合T艺(如图1中步骤b)是利用金线把 Pad和内部管脚通过焊接的方法连接起来的过程,以 实现芯片和其外部电路的电气性能.Pad是芯片上电路 的外接点,管脚是引线框上的内部管脚.BPT实验是 测定引线键合的强度.影响BPT值大小的除了设备相 关的参数以外,还有金线的种类,直径.除了确认BPT 的拉力值外,还要确认金线断在哪个位置:一般主 要断在四个位置(如图3),a是断在金线的颈部; b是断在leadStitch部位;C是断在线的中问;d是断 在芯片和焊球之问.一般断在a,b,C位置是正常 的,如果断在d位置,就在键合过程中芯片上的 Pad受到损伤,轻的是Pad开裂,严重的还会露出Pad 下面的金属层(如图4),甚至是下面的硅层.所 测试的值大于基准值为良品. 罔3金线拉力测试试验示意罔 图4金线拉力测试后Pad部位金属层露出 2.3镀金工艺中的镀金厚度和可焊性实验的检查 镀金艺(如图1中步骤C)时使用镀金的方法, 将镀层金属离子(如锡/铅)析出并在封装完毕的半 导体元件管脚表面镀上金属薄膜的过程.镀金工艺重 要是控制镀金的厚度和含量,目前锡一铅工艺中所镀 锡的含量一般在75%-95%左右,厚度在(0.0254ram X2),(0.0254ram×5)之间.通过厚度和含量 的检查可以确保表面贴装T艺的顺利进行.镀金厚度 一 43. 第5卷第8期电子与封装 和含量是个非常重要的参数,每天对镀金液进行分析 显得很重要,而且对其进行Et常的SPC管理也很必 要:在镀金完成后对产品进行可焊性实验检查=可 焊性实验条件基准参照JEDEc(JEsD22一 B102D),首先要将试料进行预处理:烘烤2小时, 175?5o(:;蒸气老化8小时,95?5%RH:接着 进行手动实验,将试料浸入助焊剂5-10s,然后将管 脚浸入镀金液中5s以内,管脚浸入的位置如图5所 示:接着将试料放入丙酮溶液中去除多余的助焊剂: 最后通过显徽镜观察试料是否浸润合格,一般要求管 脚上镀金液覆盖面积大于95%: 镀金位 5做可焊性实验时管脚镀金的位置(在虚线附近为好) 2. 3成型工艺过后的管脚疲劳度测试检查 成T艺(FormT艺,如图1中步骤d)是使 用金型将管脚冲压成型的过程:目前有种成型 式,Roller成型主要用于DIP封装,Force成主要 用于D—PAK,8SOP封装,Cam成型主要用于QFP, TSOP封装.管脚疲劳度测试就是测试成型后管脚的 抗疲劳强度,一般1根管脚(TSOP制品的条件)上 悬挂85.049g的砝码(如图6),制品与竖直方向成 6O.角放置,然后进行来回摆动,看其摆到几周管脚 断落,一般要求在3周以上参照JEDEc标准 (JESD22?B105一C). 管脚 . 44. 封装主 封装背部 罔6管脚疲劳度检查示意冈 3可靠性实验 通过对封装T艺各封装步骤的品质控制后,我们 还需要通过可靠性实验进一步确保封装工艺的品质. 可靠性实验是为了确认产品的品质水平和使用寿命而 进行一系列实验的总称,包括环境实验和寿命实验,环 境实验有预处理,PCT,TIC等,寿命实验有HTS, HTOL等: 一 般来说,有三种情况下需要进行可靠性实验评 价: ?产品的开发及变更(例如:新制造工艺,新 封装形式,原材料变更); ?某封装T艺步骤发生异常后,评价通过该工艺 的产品的品质(例如:FAB异常,芯片损伤等); ?为了确保产品的品质,定期(每周或每月)进 行可靠性评价. 以下简要说明一下,各可靠性实验项目的目的. 3. 1TIC(温度循环)实验 TIC实验的目的是为了发现封装本体裂痕(如图 7),金线颈部裂痕(如图8)等不良项目,是一 种高低温循环的实验环境.实验条件参照JEDEC基准 (JESD22一A1O4一B),TSOP制品TIC的条件是低温 ' 65cc,高温150. 网7封装本体裂痕 冈8金线颈部裂痕 第5苍第8TOP企,I报道 3.2PCT实验 PCT实验又叫做高乐锅实验,实验条件参照 JEDEC基准(JESD22一A102一C),TSOP制晶PCT实 验条件为温度:121,湿度:100%RH,2个大气 压: 实验目的是为了发现封装本体裂痕(如7), 金线键合腐蚀(如9),腐蚀裂痕(如图10)等 不良项目= 『冬I9金线键合惦蚀 lu蚀裂很 3.3预处理实验 预处理是模拟从运输到焊接到PCB板的过程:实 验目的是发现像封装本体裂痕(如7),TBGA制 品囚PI—tape(Polyimide聚酰亚胺)与芯片中间有气 泡受热膨胀后的现象(如图l1),金线根部裂痕(如 图12)等不良:实验条件参照JEDEC基准(JESD22一 A113一A),TSOP制品预处理实验条件见阿i3: 11吸湿膨胀 图13预处理的条件 3.4HTS(HighTemperatureStorage) HTS实验的目的是:通过高温存储发现腐蚀裂痕 (如图10),芯片损伤(如图14)等不良.实验 条件参照JEDEC基准(JESD22一A103一A),TSOP制 品实验条件是:在150~C的高温下,保存964,H,t,168 小时,300小时. 图14芯片损伤 4无铅化的可靠性要求 其 无铅化产品在可靠性方面有一些特殊的要求,实验条件和有铅产品有所区别.无铅化是封装工艺中 的一种趋势,这需要限制铅/铬等有害物质在封装工 一 45— 第5毪第8期电子与封装 艺中的使用苏州三星半导体公司感受到这种市场的 需求,于2004年正式开始生产无铅化的产品,到目 前为止无铅化的产品占公司产品的25%左右:目前市 场上的尢铅焊料有三类:高温的Sn—Ag—Cu系,中温 Sn—Zn系,低温sn—Bi系:星目前采用的是第种: sn?Bi系,其优点是镀层结合强度高,缺点是热疲劳 性差,熔融温度高无铅制品做可焊性实验时所使用 的镀金液与有铅制品不同:有铅制品使用的焊料是 Sn:Pb(63:37),其镀金液的温度是245?5?, 无铅制品使用的焊料是Sn:Ag:Cu(96:3.5: 0. 5),镀金液的温度是255?5,比有铅制品高 10. 在目前的T艺过程(Sn—Bi)中,重要的问 是控制Bi的含量: ?如果Bi含量过低,容易产生胡须现象(如图 15),可以通过T/C(一50~'-85c【:循环1000次)和 吸湿(63~(;/93%RH下1000小时)处理(参看图13 预处理的条件)来选别; 15Bi产生胡须现象 ?如果Bi含量过高,Bi容易析出(图16),从 而产生可焊性不良.图17是镀金正常的产品在SEM 3000倍下拍摄的照片. .. 46.. 罔16Bi析出 冈17镀金正常的SEM照片(3000倍) 最后,介绍一下公司目前所用到的一些分析设 备.一流的分析设备能够快速地分析出封装工艺中产 生的问题,从而减少不良的成本,提高产品的品质.目 前,苏州j星半导体拥有超声波探测仪(C—SAM), X—RAY,SEM/EDS等常规分析仪器,也拥有FIB(聚 焦离子束),FT?IR(元素分析),TMA/TGA(材 料热性能分析)等分析仪器,可以分析金属性/非金属 性的材质,还可以分析材质的构造. 本文阐述了苏州三星半导体公司的品质保障体 系,着重说明了四个封装T艺步骤中重要参数的品质 控制,产品可靠性实验,无铅产品的可靠性保证以及 FA设备.这些都能够充分保证苏州三星半导体产品 的品质. 参考文献: [1]熊胜虎,黄卓,田民波.电子封装无铅化趋势及瓶 颈[J].半导体行业,2004,8:81,84 [2]JESD22一B102?D:Solderability2004. [3]JESD22一A102一C:AcceleratedMoistureResistance? UnbiasedAutoclave2000 4]JESD22一A104一B:TemperatureCycling2000. [5]JESD22一A103一C:HighTemperatureStorageLife2004. 6]JESD22一Al13一D:PreconditioningOfPlasticSurface MountDevicesPriorToReliabilityTesting2003. 7]JESD22一B105?C:LeadIntegrity2003. 作者简介: 许华平.苏州三星半导体有限公司品质部门QA课 长,苏州大学电子信息学院微电子专业工程硕士. 王明湘,男,1972年生,苏州大学电子信息学院微 电子学系系主任,博士,教授,研究方向为先进集成电 路封装技术及失效分析,薄膜半导体材料及器件.